邏輯門電路邏輯門電路 為了正確而有效地使用集成邏輯門電路 還必須對(duì)組件內(nèi)部電路特別是對(duì)它的外部特 性有所了解 本章將揭開(kāi)黑匣的奧秘 講述幾種通用的集成邏輯門電路 如 BJT BJT 邏輯 門電路 TTL 射極耦合邏輯門電路 ECL 和金屬 氧化物 半導(dǎo)體互補(bǔ)對(duì)稱邏輯門電路 CMOS 在學(xué)習(xí)上述各種電路的邏輯功能和特性前首先必須熟悉開(kāi)關(guān)器件的開(kāi)關(guān)特性 這是門 電路的工作基礎(chǔ) 但在分析門電路時(shí) 將著重它們的邏輯功能和外特性 對(duì)其內(nèi)部電路 只作一般介紹 第一節(jié)第一節(jié) 二極管的開(kāi)關(guān)特性二極管的開(kāi)關(guān)特性 一般而言 開(kāi)關(guān)器件具有兩種工作狀態(tài) 第一種狀態(tài)被稱為接通 此時(shí)器件的阻抗很小 相當(dāng)于短路 第二種狀態(tài)是斷開(kāi) 此時(shí)器件的阻抗很大 相當(dāng)于 開(kāi)路 在數(shù)字系統(tǒng)中 晶體管基本上工作于開(kāi)關(guān)狀態(tài) 對(duì)開(kāi)關(guān)特性的研究 就是具體分析晶 體管在導(dǎo)通和截止之間的轉(zhuǎn)換問(wèn)題 晶體管的開(kāi)關(guān)速度可以很快 可達(dá)每秒百萬(wàn)次數(shù)量級(jí) 即開(kāi)關(guān)轉(zhuǎn)換在微秒甚至納秒級(jí)的時(shí)間內(nèi)完成 二極管的開(kāi)關(guān)特性表現(xiàn)在正向?qū)ㄅc反向截止這樣兩種不同狀態(tài)之間的轉(zhuǎn)換過(guò)程 二 極管從反向截止到正向?qū)ㄅc從正向?qū)ǖ椒聪蚪刂瓜啾人璧臅r(shí)間很短 一般可以忽略 不計(jì) 因此下面著重討論二極管從正向?qū)ǖ椒聪蚪刂沟霓D(zhuǎn)換過(guò)程 一 二極管從正向?qū)ǖ浇刂褂幸粋€(gè)反向恢復(fù)過(guò)程一 二極管從正向?qū)ǖ浇刂褂幸粋€(gè)反向恢復(fù)過(guò)程 在上圖所示的硅二極管電路中加入一個(gè)如下圖所示的輸入電壓 在 0 t1時(shí)間內(nèi) 輸 入為 VF 二極管導(dǎo)通 電路中有電流流通 設(shè) VD為二極管正向壓降 硅管為 0 7V 左右 當(dāng) VF遠(yuǎn)大于 VD時(shí) VD可略去不計(jì) 則 在 t1時(shí) V1突然從 VF變?yōu)?VR 在理想情況下 二極管將立刻轉(zhuǎn)為截止 電路中應(yīng) 只有很小的反向電流 但實(shí)際情況是 二極管并不立刻截止 而是先由正向的 IF變到一個(gè) 很大的反向電流 IR VR RL 這個(gè)電流維持一段時(shí)間 tS后才開(kāi)始逐漸下降 再經(jīng)過(guò) tt后 下降到一個(gè)很小的數(shù)值 0 1IR 這時(shí)二極管才進(jìn)人反向截止?fàn)顟B(tài) 如下圖所示 通常把二極管從正向?qū)ㄞD(zhuǎn)為反向截止所經(jīng)過(guò)的轉(zhuǎn)換過(guò)程稱為反向恢復(fù)過(guò)程 其中 tS 稱為存儲(chǔ)時(shí)間 tt稱為渡越時(shí)間 tre ts tt稱為反向恢復(fù)時(shí)間 由于反向恢復(fù)時(shí)間的存在 使二極管的開(kāi)關(guān)速度受到限制 二 產(chǎn)生反向恢復(fù)過(guò)程的原因二 產(chǎn)生反向恢復(fù)過(guò)程的原因 電荷存儲(chǔ)效應(yīng)電荷存儲(chǔ)效應(yīng) 產(chǎn)生上述現(xiàn)象的原因是由于二極管外加正向電壓 VF時(shí) 載流子不斷擴(kuò)散而存儲(chǔ)的結(jié)果 當(dāng)外加正向電壓時(shí) 區(qū)空穴向 區(qū)擴(kuò)散 區(qū)電子向 區(qū)擴(kuò)散 這樣 不僅使勢(shì)壘區(qū) 耗 盡區(qū) 變窄 而且使載流子有相當(dāng)數(shù)量的存儲(chǔ) 在 區(qū)內(nèi)存儲(chǔ)了電子 而在 區(qū)內(nèi)存儲(chǔ)了 空穴 它們都是非平衡少數(shù)載流于 如下圖所示 空穴由 區(qū)擴(kuò)散到 區(qū)后 并不是立即與 區(qū)中的電子復(fù)合而消失 而是在一定的路 程 LP 擴(kuò)散長(zhǎng)度 內(nèi) 一方面繼續(xù)擴(kuò)散 一方面與電子復(fù)合消失 這樣就會(huì)在 LP范圍內(nèi)存 儲(chǔ)一定數(shù)量的空穴 并建立起一定空穴濃度分布 靠近結(jié)邊緣的濃度最大 離結(jié)越遠(yuǎn) 濃 度越小 正向電流越大 存儲(chǔ)的空穴數(shù)目越多 濃度分布的梯度也越大 電子擴(kuò)散到 區(qū)的情況 也類似 下圖為二極管中存儲(chǔ)電荷的分布 我們把正向?qū)〞r(shí) 非平衡少數(shù)載流子積累的現(xiàn)象叫做電荷存儲(chǔ)效應(yīng)電荷存儲(chǔ)效應(yīng) 當(dāng)輸入電壓突然由 VF變?yōu)?VR時(shí) 區(qū)存儲(chǔ)的電子和 區(qū)存儲(chǔ)的空穴不會(huì)馬上消失 但 它們將通過(guò)下列兩個(gè)途徑逐漸減少 在反向電場(chǎng)作用下 區(qū)電子被拉回 區(qū) 區(qū)空穴被拉回 區(qū) 形成反向漂移電 流 IR 如下圖所示 與多數(shù)載流子復(fù)合 在這些存儲(chǔ)電荷消失之前 結(jié)仍處于正向偏置 即勢(shì)壘區(qū)仍然很窄 結(jié)的電 阻仍很小 與 RL相比可以忽略 所以此時(shí)反向電流 IR VR VD RL VD表示 結(jié)兩端 的正向壓降 一般 VR VD 即 IR VR RL 在這段期間 IR基本上保持不變 主要由 VR 和 RL所決定 經(jīng)過(guò)時(shí)間 ts后 區(qū)和 區(qū)所存儲(chǔ)的電荷已顯著減小 勢(shì)壘區(qū)逐漸變寬 反向電流 IR逐 漸減小到正常反向飽和電流的數(shù)值 經(jīng)過(guò)時(shí)間 tt 二極管轉(zhuǎn)為截止 由上可知 二極管在開(kāi)關(guān)轉(zhuǎn)換過(guò)程中出現(xiàn)的反向恢復(fù)過(guò)程 實(shí)質(zhì)上由于電荷存儲(chǔ)效應(yīng) 引起的 反向恢復(fù)時(shí)間就是存儲(chǔ)電荷消失所需要的時(shí)間反向恢復(fù)時(shí)間就是存儲(chǔ)電荷消失所需要的時(shí)間 三 二極管的開(kāi)通時(shí)間三 二極管的開(kāi)通時(shí)間 二極管從截止轉(zhuǎn)為正向?qū)ㄋ璧臅r(shí)間稱為開(kāi)通時(shí)間二極管從截止轉(zhuǎn)為正向?qū)ㄋ璧臅r(shí)間稱為開(kāi)通時(shí)間 這個(gè)時(shí)間同反向恢復(fù)時(shí)間相比是很短的 這是由于 結(jié)在正向偏壓作用下 勢(shì)壘區(qū) 迅速變窄 有利于少數(shù)載流子的擴(kuò)散 正向電阻很小 因而它在導(dǎo)通過(guò)程中及導(dǎo)通以后 其正向壓降都很小 比輸入電壓 VF小得多 故電路中的正向電流 IF VR RL 它由外電路 的參數(shù)決定 而幾乎與二極管無(wú)關(guān) 因此 只要電路在 t 0 時(shí)加入 VF的電壓 回路的電流幾乎是立即達(dá)到 VF RL 這就是說(shuō) 二極管的開(kāi)通時(shí)間是很短的 它對(duì)開(kāi) 關(guān)速度的影響很小 可以忽略不計(jì) 第二節(jié)第二節(jié) BJTBJT 的開(kāi)關(guān)特性的開(kāi)關(guān)特性 型 BJT 的結(jié)構(gòu)如下圖所示 從圖中可見(jiàn) 型 BJT 由兩個(gè) 型區(qū)和一個(gè) 型區(qū)構(gòu)成了兩個(gè) 結(jié) 并從三個(gè)區(qū) 分別引出了集電極 基極和發(fā)射極 在電路圖中的符號(hào)如下圖所示 型 BJT 的結(jié)構(gòu)如下圖中的上半部所示 下邊為電路圖中的符號(hào) 這里的 BJT 英文原文是 Bipolar Junction Transistor 意為 雙極結(jié)晶體管 也 就是通常所說(shuō)的三極管 一 一 BJT 的開(kāi)關(guān)作用的開(kāi)關(guān)作用 BJT 的開(kāi)關(guān)作用對(duì)應(yīng)于有觸點(diǎn)開(kāi)關(guān)的 斷開(kāi) 和 閉合 上圖所示電路用來(lái)說(shuō)明 BJT 開(kāi)關(guān)作用 圖中 BJT 為 型硅管 當(dāng)輸入電壓 V1 VB 時(shí) BJT 的發(fā)射結(jié)和集電結(jié)均為反向偏置 VBE 0 VBC 0 只有 很小的反向漏電流 IEBO和 ICBO分別流過(guò)兩個(gè)結(jié) 故 iB 0 iC 0 VCE VCC 對(duì)應(yīng)于上 圖中的 點(diǎn) 這時(shí)集電極回路中的 c e 極之間近似于開(kāi)路 相當(dāng)于開(kāi)關(guān)斷開(kāi)一樣 BJT 的 這種工作狀態(tài)稱為截止 當(dāng) V1 VB2時(shí) 調(diào)節(jié) RB 使 IB VCC RC 則 BJT 工作在上圖中的 C 點(diǎn) 集電極電流 iC已接近于最大值 VCC RC 由于 iC受到 RC的限制 它已不可能像放大區(qū)那 樣隨著 iB的增加而成比例地增加了 此時(shí)集電極電流達(dá)到飽和 對(duì)應(yīng)的基極電流稱為基 極臨界飽和電流 IBS 而集電極電流稱為集電極飽和電流 ICS VCC RC 此后 如果再增加基極電流 則飽 和程度加深 但集電極電流基本上保持在 ICS不再增加 集電極電壓 VCE VCC ICSRC VCES 2 0 0 3V 這個(gè)電壓稱為 BJT 的飽和壓降 它也基本上不隨 iB增加而改變 由 于 VCES很小 集電極回路中的 c e 極之間近似于短路 相當(dāng)于開(kāi)關(guān)閉合一樣 BJT 的這種工作狀態(tài)稱為飽和 由于 BJT 飽和后管壓降均為 0 3V 而發(fā)射結(jié)偏壓為 0 7V 因此飽和后集電結(jié)為正向偏 置 即 BJT 飽和時(shí)集電結(jié)和發(fā)射結(jié)均處于正向偏置 這是判斷 BJT 工作在飽和狀態(tài)的重要 依據(jù) 下圖示出了 型 BJT 飽和時(shí)各電極電壓的典型數(shù)據(jù) 由此可見(jiàn) BJT 相當(dāng)于一個(gè)由基極電流所控制的無(wú)觸點(diǎn)開(kāi)關(guān) BJT 截止時(shí)相當(dāng)于開(kāi)關(guān) 斷開(kāi) 而飽和時(shí)相當(dāng)于開(kāi)關(guān) 閉合 型 BJT 截止 放大 飽和三種工作狀態(tài)的特點(diǎn)列于下表中 二 二 BJT 的開(kāi)關(guān)時(shí)間的開(kāi)關(guān)時(shí)間 BJT 的開(kāi)關(guān)過(guò)程和二極管一樣 也是內(nèi)部電荷 建立 和 消散 的過(guò)程 因此 BJT 飽和與截止兩種狀態(tài)的相互轉(zhuǎn)換也是需要一定的時(shí)間才能完成的 如上圖所示電路的輸入端加入一個(gè)幅度在 VB1和 VB2之間變化的理想方波 則輸出電 流 Ic的波形如下圖 可見(jiàn) Ic的波形已不是和輸入波形一樣的理想方波 上升和下降沿都變得緩慢了 為了對(duì) BJT 開(kāi)關(guān)的瞬態(tài)過(guò)程進(jìn)行定量描述 通常引人以下幾個(gè)參數(shù)來(lái)表征 以上 4 個(gè)參數(shù)稱為 BJT 的開(kāi)關(guān)時(shí)間參數(shù) 通常把 ton td tr稱為開(kāi)通時(shí)間 它反映了 BJT 從截止到飽和所需的時(shí)間 把 t0ff ts tf稱為關(guān)閉時(shí)間 它反映了 BJT 從飽和到截止所需的時(shí)間 開(kāi)通時(shí)間和關(guān)閉時(shí)間總稱為 BJT 的開(kāi)關(guān)時(shí)間 它隨管子類型不同而有很大差別 一般在 幾十至幾百納秒的范圍 可以從器件手冊(cè)中查到 BJT 的開(kāi)關(guān)時(shí)間限制了 BJT 開(kāi)關(guān)運(yùn)用的速度 開(kāi)關(guān)時(shí)間越短 開(kāi)關(guān)速度越高 因此 要設(shè)法減小開(kāi)關(guān)時(shí)間 開(kāi)通時(shí)間 ton是建立基區(qū)電荷的時(shí)間 關(guān)閉時(shí)間 toff是存儲(chǔ)電荷消散的時(shí)間 第三節(jié)第三節(jié) 基本邏輯門電路基本邏輯門電路 基本邏輯運(yùn)算有與 或 非運(yùn)算 對(duì)應(yīng)的基本邏輯門有與 或 非門 本節(jié)介紹簡(jiǎn)單 的二極管門電路和 BJT 反相器 非門 作為邏輯門電路的基礎(chǔ) 用電子電路來(lái)實(shí)現(xiàn)邏輯運(yùn)算時(shí) 它的輸入 輸出量均為電壓 以 為單位 或電平 用 或 表示 通常將門電路的輸入量作為條件 輸出量作為結(jié)果 一 二極管與門及或門電路一 二極管與門及或門電路 1 1 與門電路與門電路 當(dāng)門電路的輸入與輸出量之間能滿足與邏輯關(guān)系時(shí) 則稱這樣的門電路為與門電路 下圖表示由半導(dǎo)體二極管組成的與門電路 右邊為它的代表符號(hào) 圖中 A B C 為輸入端 L 為輸出端 輸入信號(hào)為 5V 或 0V 下面分析當(dāng)電路的輸入信號(hào)不同時(shí)的情況 1 若輸入端中有任意一個(gè)為 0 時(shí) 例如 VA 0V 而 VA VB 5V 時(shí) D1導(dǎo)通 從而導(dǎo)致 L 點(diǎn)的電壓 VL被鉗制在 0V 此時(shí)不管 D2 D3的狀態(tài)如何都會(huì)有 VL 0V 事實(shí)上 D2 D3受反向電壓作用而截止 由此可見(jiàn) 與門幾個(gè)輸入端中 只有加低電壓輸入的二極管才導(dǎo)通 并把 L 鉗制在低 電壓 接近 0V 而加高電壓輸入的二極管都截止 2 輸入端 A B C 都處于高電壓 5V 這時(shí) D1 D2 D3都截止 所以輸出端 L 點(diǎn) 電壓 VL VCC 即 VL 5V 如果考慮輸入端的各種取值情況 可以得到下表 輸入輸入 V V 輸出輸出 V V V VA AV VB BV VC CV VL L 0 0 0 0 0 0 0 0 5 5 5 5 5 5 5 5 0 0 0 0 5 5 5 5 0 0 0 0 5 5 5 5 0 0 5 5 0 0 5 5 0 0 5 5 0 0 5 5 0 0 0 0 0 0 0 0 0 0 0 0 0 0 5 5 將表中的 5V 用 1 代替 則可得到真值表 A AB BC CL L 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 1 1 由表中可見(jiàn)該門電路滿足與邏輯關(guān)系 所以這是一種與門 輸入變量 A B C 與輸出 變量 L 只間的關(guān)系滿足邏輯表達(dá)式 2 2 或門電路或門電路 對(duì)上圖所示電路可做如下分析 1 輸入端 A B C 都為 0V 時(shí) D1 D2 D3兩端的電壓值均為 0V 因此都處于截止?fàn)顟B(tài) 從而 VL 0V 2 若 A B C 中有任意一個(gè)為 5V 則 D1 D2 D3中有一個(gè)必定導(dǎo)通 我們注意到 電路中 L 點(diǎn)與接地點(diǎn)之間有一個(gè)電阻 正是該電阻的分壓作用 使得 VL處于接近 5V 的高 電壓 扣除掉二極管的導(dǎo)通電壓 D2 D3受反向電壓作用而截止 這時(shí) VL 5V 用真值表將所有情況羅列如下 A AB BC CL L 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 A AB BC CL L 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1 0 0 0 0 1 1 1 1 0 0 0 0 1 1 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 0 0 1 1 1 1 1 1 1 1 1 1 1 1 1 1 由表中可見(jiàn) A B C 與 L 之間滿足或邏輯關(guān)系 即有 二 非門電路二 非門電路 BJT 反相器反相器 上圖表示一基本反相器電路及其邏輯符號(hào) 下圖則是其傳輸特性 圖中標(biāo)出了 BJT 的三個(gè)工作區(qū)域 對(duì)于飽和型反相器來(lái)說(shuō) 輸入信號(hào)必須滿足下列條件 邏輯 0 ViV2 由傳輸特性可見(jiàn) 當(dāng)輸入為邏輯 時(shí) BJT 將截止 輸出電壓將接近于 VCC 即邏輯 當(dāng)輸入為邏輯 時(shí) BJT 將飽和導(dǎo)通 輸出電壓約為 0 2 0 3V 即為邏輯 可見(jiàn)反相器的輸出與輸入量之間的邏輯關(guān)系是非邏輯關(guān)系 雖然利用以上基本的與 或 非門 可以實(shí)現(xiàn)與 或 非三種邏輯運(yùn)算 但是由于它 們的輸出電阻比較大 帶負(fù)載的能力差 開(kāi)關(guān)性能也不理想 因此基本的與 或 非門不 具有實(shí)用性 解決的辦法之一是采用二極管與三極管門的組合 組成與非門 或非門 也 就是所謂的復(fù)合門電路復(fù)合門電路 與非門和或非門在負(fù)載能力 工作速度和可靠性方面都大為提高 是邏輯電路中最常用的基本單元 下圖給出了復(fù)合門電路的一個(gè)例子及其邏輯符號(hào)和邏輯 表達(dá)式 下面將要介紹的是一些切實(shí)可用的邏輯門電路 第四節(jié)第四節(jié) TTLTTL 邏輯門電路邏輯門電路 以雙極型半導(dǎo)體管為基本元件 集成在一塊硅片上 并具有一定的邏輯功能的電路稱 為雙極型邏輯集成電路 簡(jiǎn)稱 TTL 邏輯門電路 下面首先討論基本的 BJT 反相器的開(kāi)關(guān)速度不高的原因 再討論改進(jìn)的 TTL 反相器和 TTL 邏輯門電路 一 基本的一 基本的 BJT 反相器的動(dòng)態(tài)性能反相器的動(dòng)態(tài)性能 BJT 開(kāi)關(guān)速度受到限制的原因主要是由于 BJT 基區(qū)內(nèi)存儲(chǔ)電荷的影響 電荷的存入和 消散需要一定的時(shí)間 考慮到負(fù)載電容 CL的影響后基本反相器將成為如下圖所示的電路 圖中 CL包含了門電路之間的接線電容以及門電路的輸入電容 當(dāng)反相器輸出電壓 vO由低向高過(guò)渡時(shí) 電路由 VCC通過(guò) Rc對(duì) CL充電 當(dāng) vO由高向低過(guò)渡時(shí) CL又將通過(guò) BJT 放電 這樣 CL的充 放電過(guò)程均需經(jīng)歷一定的時(shí)間 這必然會(huì)增加輸出電壓 vO波形的上升 時(shí)間和下降時(shí)間 特別是 CL充電回路的時(shí)間常數(shù) RcCL較大時(shí) vO上升較慢 即增加了上升 時(shí)間 基于器件內(nèi)部和負(fù)載電容的影響 導(dǎo)致基本 BJT 反相器的開(kāi)關(guān)速度不高 尋求更為實(shí)用的 TTL 電路結(jié)構(gòu) 是下面所要討論的問(wèn)題 二 二 TTL 反相器的基本電路反相器的基本電路 由前面的分析已知 帶電阻負(fù)載的 BJT 反相器 其動(dòng)態(tài)性能不理想 在保持邏輯功能 不變的前提下 可以另外增加若干元器以改善其動(dòng)態(tài)性能 如減少由于 BJT 基區(qū)電荷存儲(chǔ) 效應(yīng)和負(fù)載電容所引起的時(shí)延 這需改變反相器輸入電路和輸出電路的結(jié)構(gòu) 以形成 TTL 反相器的基本電路 下圖就是一個(gè) TTL 反相器的基本電路 該電路由三部分組成 由三極管 T1組成電路的輸入級(jí) 由 T3 T4和二極管 D 組成輸出級(jí) 由 T2 組成的中間級(jí)作為輸出級(jí)的驅(qū)動(dòng)電路 將 T2的單端輸入信號(hào) vI2轉(zhuǎn)換為互補(bǔ)的雙 端輸出信號(hào) vI3和 vI4 以驅(qū)動(dòng) T3 和 T4 1 TTL1 TTL 反相器的工作原理反相器的工作原理 這里主要分析 TTL 反相器的邏輯關(guān)系 并估算電路中有關(guān)各點(diǎn)的電壓 以得到簡(jiǎn)單的定 量概念 1 當(dāng)輸入為高電平 如 vI 3 6V 時(shí) 電源 VCC通過(guò) Rbl和 T1的集電結(jié)向 T2 T3提供 基極電流 使 T2 T3飽和 輸出為低電平 如 vO 0 2V 此時(shí) VB1 VBC1 VBE2 VBE3 0 7 0 7 0 7 V 2 1V T1的發(fā)射結(jié)處于反向偏置 而集電結(jié)處于正向偏置 所以 T1處于發(fā)射結(jié)和集電結(jié)倒 置使用的放大狀態(tài) 由于 T2和 T3飽和 輸出 VC3 0 2V 同時(shí)可估算出 VC2的值 VC2 VCE2 VB3 0 2 0 7 V 0 9V 此時(shí) VB4 VC2 0 9V 作用于 T4的發(fā)射結(jié)和二極管 D 的串聯(lián)支路的電壓為 VC2 Vo 0 9 0 2 V 0 7V 顯然 T4和 D 均截止 實(shí)現(xiàn)了反相器的邏輯關(guān)系 輸入為 高電平時(shí) 輸出為低電平 2 當(dāng)輸入為低電平且電壓為 0 2V 時(shí) T1的發(fā)射結(jié)導(dǎo)通 其基極電壓等于輸入低電 壓加上發(fā)射結(jié)正向壓降 即 VB1 0 2 0 7 V 0 9V 此時(shí) VB1作用于 T1的集電結(jié)和 T2 T3的發(fā)射結(jié)上 所以 T2 T3都截止 輸出為高電平 由于 T2截止 VCC通過(guò) RC2向 T4提供基極電流 致使 T4和 D 導(dǎo)通 其電流流入負(fù)載 輸出電壓為 vO Vcc VBE4 VD 5 0 7 0 7 V 3 6V 同樣也實(shí)現(xiàn)了反相器的邏輯關(guān)系 輸入為低電平時(shí) 輸出為高電平 2 2 采用輸入級(jí)以提高工作速度采用輸入級(jí)以提高工作速度 當(dāng) TTL 反相器輸入電壓由高 3 6V 變低 0 2V 的瞬間 VB1 0 2 0 7 V 0 9V 但由于 T2 T3原來(lái)是飽和的 它們的基區(qū)存儲(chǔ)電荷還來(lái)不及消散 在此瞬間 T2 T3 的發(fā)射結(jié)仍處于正向偏置 T1的集電極電壓為 Vc1 VBE2 VBE3 0 7 0 7 V 1 4V 此時(shí) T1的集電結(jié)為反向偏置 集電結(jié)電壓 VB1 VC1 1 1 4 V 0 4V 因輸入 為低電平 0 2V 時(shí) T1的發(fā)射結(jié)為正向偏置 于是 T1工作在放大區(qū) 這時(shí)產(chǎn)生基極電流 iB1 其射極電流流入低電平的輸入端 集電極電流的方向是從 T2的基極 流向 T1的 集電極 它很快地從 T2的基區(qū)抽走多余的存儲(chǔ)電荷 使 T2迅速地脫離飽和而進(jìn)人截止?fàn)顟B(tài) T2的迅速截止導(dǎo)致 T4立刻導(dǎo)通 相當(dāng)于 T3的負(fù)載是個(gè)很小的電阻 使 T3的集電極電流加 大 多余的存儲(chǔ)電荷迅速?gòu)募姌O消散而達(dá)到截止 從而加速了狀態(tài)轉(zhuǎn)換 3 3 采用推拉式輸出級(jí)以提高開(kāi)關(guān)速度和帶負(fù)載能力采用推拉式輸出級(jí)以提高開(kāi)關(guān)速度和帶負(fù)載能力 由 T3 T4和二極管 D 組成推拉式輸出級(jí) 其中 T4組成電壓跟隨器 而 T3為共射極電 路 作為 T4的射極負(fù)載 這種輸出級(jí)的優(yōu)點(diǎn)是 既能提高開(kāi)關(guān)速度 又能提高帶負(fù)載能力 根據(jù)所接負(fù)載的不同 輸出級(jí)的工作情況可歸納如下 1 輸出為低電平時(shí) T3處于深度飽和狀態(tài) 反相器的輸出電阻就是 T3的飽和電阻 這時(shí)可驅(qū)動(dòng)較大的電流負(fù)載 而且由于 T4截止 所以負(fù)載電流就是 T3的集電極電流 也就是說(shuō) T3的集電極電流可以全部用來(lái)驅(qū)動(dòng)負(fù)載 2 輸出為高電平時(shí) T3截止 T4組成的電壓跟隨器的輸出電阻很小 所以輸出高 電平穩(wěn)定 帶負(fù)載能力也較強(qiáng) 3 輸出端接有負(fù)載電容 CL時(shí) 當(dāng)輸出由低電平跳變到高電平的瞬間 T2和 T3由飽 和轉(zhuǎn)為截止 由于 T3的基極電流是經(jīng) T2放大的電流 所以 T2比 T3更早脫離飽和 于是 T2 的集電極電壓 vC2比 T3的集電極電壓 vC3上升更快 同時(shí)由于電容 CL兩端的電壓不能突變 使 c2和 c3之間的電位差增加 因而使 T4在此瞬間基極電流很大 T4集電極與發(fā)射極之間 呈現(xiàn)低電阻 故電源 VCC經(jīng) RC4和 T4的飽和電阻對(duì)電容 CL迅速充電 其時(shí)間常數(shù)很小 使 輸出波形上升沿陡直 而當(dāng)輸出電壓由高變低后 輸出管 T3深度飽和 也呈現(xiàn)很低的電阻 已充電的 CL通過(guò)它很快放電 迅速達(dá)到低電平 因而使輸出電壓波形的上升沿和下降沿都 很好 三 三 TTL 反相器的傳輸特性反相器的傳輸特性 現(xiàn)在來(lái)分析 TTL 反相器的傳輸特性 下圖為用折線近似的 TTL 反相器的傳輸特性曲線 由圖可見(jiàn) 傳輸特性由 4 條線段 AB BC CD 和 DE 所組成 AB 段 此時(shí)輸入電壓 vI很低 T1的發(fā)射結(jié)為正向偏置 在穩(wěn)態(tài)情況下 T1飽和致使 T2和 T3截止 同時(shí) T4導(dǎo)通 輸出 vo 3 6V 為高電平 當(dāng) vI增加直至 B 點(diǎn) T1的發(fā)射結(jié)仍維持正向偏置并處于飽和狀態(tài) 但 vB2 vc1增大導(dǎo)致 T2的發(fā)射結(jié)正向偏置 當(dāng) T1仍維持在飽和狀態(tài)時(shí) vB2的值可表示 為 vB2 vI VCES 為求得 B 點(diǎn)所對(duì)應(yīng)的 vI 可以考慮 vB2剛好使 T2的發(fā)射結(jié)正向偏置并開(kāi)始導(dǎo)電 此時(shí) vB2應(yīng)等于 T2 發(fā)射結(jié)的正向電壓 VF 0 6V 但 iE2 0 在忽略 vRe2 的情況下 于是由上式 得 BC 段 當(dāng) vI的值大于 B 點(diǎn)的值時(shí) 由 T1的集電極供給 T2的基極電流 但 T1仍保持為飽和狀態(tài) 這就需要使 T1的發(fā)射結(jié)和集電結(jié)均為正向偏置 在 BC 段內(nèi) T2對(duì) vI的增量作線性放大 其電壓增益可表示為 電壓增量上通過(guò) T4的電壓跟隨作用而引至輸出端形成輸出電壓的增量 且在一定范圍內(nèi) 有 所以傳輸特性 BC 段的斜率為 必須注意到在 BC 段內(nèi) Re2上所產(chǎn)生的電壓降還不足以使 T3的發(fā)射結(jié)正向偏置 T3仍維持截止?fàn)顟B(tài) 當(dāng) Re2上的電壓 vRe2達(dá)到一定的值 能使 T3的發(fā)射結(jié)正偏 并有 vBE3 VF 0 7V 時(shí) 則 有 或 式中 VF 0 7V 表示 T3已導(dǎo)通 由于 C 點(diǎn)處的輸出電壓變?yōu)?根據(jù)線段 BC 的斜率為 1 6 對(duì)應(yīng)于 C 點(diǎn)的 vI值可由下述關(guān)系求得 由此得 CD 段 當(dāng) vI的值繼續(xù)增加并超越 C 點(diǎn) 使 T3飽和導(dǎo)通 輸出電壓迅速下降至 v0 0 2V D 點(diǎn)處的 vI D 值 可以根據(jù) T2 T3兩發(fā)射結(jié)電壓 VF 0 7V 來(lái)估算 因此有 DE 段 當(dāng) vI的值從 D 點(diǎn)再繼續(xù)增加時(shí) T1將進(jìn)人倒置放大狀態(tài) 保持 vO 0 2V 至此 得到了 TTL 反相器的 ABCDE 折線型傳輸特性 四 四 TTL 與非門電路與非門電路 基本 TTL 反相器不難改變成為多輸入端的與非門 它的主要特點(diǎn)是在電路的輸入端采 用了多發(fā)射極的 BJT 如下圖所示 器件中的每一個(gè)發(fā)射極能各自獨(dú)立地形成正向偏置的 發(fā)射結(jié) 并可促使 BJT 進(jìn)人放大或飽和區(qū) 兩個(gè)或多個(gè)發(fā)射極可以并聯(lián)地構(gòu)成一大面積的 組合發(fā)射極 下圖是采用多發(fā)射極 BJT 用作 輸入端 TTL 與非門的輸入器件的一個(gè)實(shí)例 當(dāng)任一輸 入端為低電平時(shí) T1的發(fā)射結(jié)將正向偏置而導(dǎo)通 T2將截止 結(jié)果將導(dǎo)致輸出為高電平 只有當(dāng)全部輸入端為高電平時(shí) T1將轉(zhuǎn)入倒置放大狀態(tài) T2和 T3均飽和 輸出為低電平 五 五 TTL 與非門的技術(shù)參數(shù)與非門的技術(shù)參數(shù) 1 1 傳輸特性傳輸特性 各種類型的 TTL 門電路 其傳輸特性大同小異 正如前面已經(jīng)討論過(guò)的 這里不再討 論 2 2 輸入和輸出的高 低電壓輸入和輸出的高 低電壓 3 3 噪聲容限噪聲容限 噪聲容限表示門電路的抗干擾能力 二值數(shù)字邏輯電路的優(yōu)點(diǎn)在于它的輸入信號(hào)允許一定的容差 高電平噪聲容限 VNH VOH VIH 2 4V 2V 0 4V 低電平噪聲容限 VNL VIL VOL 0 8V 0 4V 0 4V 4 4 扇入與扇出數(shù)扇入與扇出數(shù) 扇出數(shù) 門電路所能帶負(fù)載個(gè)數(shù) 與非門輸出端最多能接幾個(gè)同類的與非門 扇出數(shù) No 取決于負(fù)載類型 灌電流負(fù)載 負(fù)載電流從外電路流入與非門 拉電流負(fù)載 負(fù)載電流從與非門流向外電路 灌電流工作情況 下圖表示 TTL 與非門的灌電流負(fù)載的情況 圖中左邊為驅(qū)動(dòng)門 右邊為負(fù)載門 當(dāng)驅(qū)動(dòng) 門的輸出端為邏輯 0 低電壓 VOL 時(shí) 負(fù)載門由電源 VCC通過(guò) Rb1 T1的發(fā)射結(jié)和輸入端有 電流 IIL灌人驅(qū)動(dòng)門 T3的集電極 這就是灌電流負(fù)載的由來(lái) 不難理解 當(dāng)負(fù)載門的個(gè)數(shù) 增加時(shí) 總的灌電流 IIL將增加 同時(shí)也將引起輸出低電壓 VOL的升高 前已述 及 TTL 門電路的標(biāo)準(zhǔn)輸出低電壓 VOL 0 4V 這就限制了負(fù)載門的個(gè)數(shù) 在輸出為低電平的情況下 所能驅(qū)動(dòng)的同類門的個(gè)數(shù)由下式?jīng)Q定 拉電流工作情況 當(dāng)驅(qū)動(dòng)門的輸出為高電平時(shí) 將有電流 IIH 從驅(qū)動(dòng)門拉出而流至負(fù)載門 當(dāng)負(fù)載門 的個(gè)數(shù)增多時(shí) 必將引起輸出高電壓的降低 但不得低于標(biāo)準(zhǔn)高電壓的低限值 VIH 2V 這 樣 輸出為高電平時(shí)的扇出數(shù)可表示如下 通常基本的 TTL 門電路 其扇出數(shù)約為 10 而性能更好的門電路的扇出數(shù)最高可達(dá) 30 50 一般 TTL 器件的數(shù)據(jù)手冊(cè)中 并不給出出數(shù) 而須用計(jì)算或用實(shí)驗(yàn)的方法求得 并注 意在設(shè)計(jì)時(shí)留有余地 以保證數(shù)字電路或系統(tǒng)能正常地運(yùn)行 通常 輸出低電平電流 IOL大于輸出高電平電流 IOH NOL不等于 NOH 因而在實(shí)際工程設(shè)計(jì)中 常取二者中的最小值 例 試計(jì)算基本的例 試計(jì)算基本的 TTLTTL 與非門與非門 74107410 帶同類門時(shí)的扇出數(shù) 帶同類門時(shí)的扇出數(shù) 解 解 1 從 TTL 數(shù)據(jù)手冊(cè)可查到 7410 的參數(shù)如下 IOL 16mA IIL 1 6mA IOH 16mA IIH 1 6mA 數(shù)據(jù)前的負(fù)號(hào)表示電流的流向 對(duì)于灌電流取負(fù)號(hào) 計(jì)算時(shí)只取絕對(duì)值 2 根據(jù)式 2 4 14 可計(jì)算低電平輸出時(shí)的扇出數(shù) 3 根據(jù)式 2 4 I5 可計(jì)算高電平輸出時(shí)的扇出數(shù) 可見(jiàn)這時(shí) NOL NOH 如前所述 若 NOL NOH 則取較小的作為電路的扇出數(shù) 扇入數(shù) NI取決于 TTL 門電路的輸入端個(gè)數(shù) 5 5 傳輸延遲時(shí)間傳輸延遲時(shí)間 這是一個(gè)表征門電路開(kāi)關(guān)速度的參數(shù) 意味著門電路在輸入脈沖波形的作用下 其輸 出波形相對(duì)于輸入波形延遲了多長(zhǎng)時(shí)間 假設(shè)在門電路的輸入端加入一脈沖波形 其幅度為 0 VCC 單位為 V 相應(yīng)的的輸出 波形如下圖所示 通常門電路輸出由低電平轉(zhuǎn)換高電平或者由高電平轉(zhuǎn)換到低電平所經(jīng)歷 的時(shí)間分別用 tPLH和 tPHL表示 有時(shí)也采用平均傳輸延遲時(shí)間這一參數(shù) 即 tPd tPLH tPHL 2 6 6 功耗功耗 功耗是門電路重要參數(shù)之一 功耗有靜態(tài)和動(dòng)態(tài)之分 所謂靜態(tài)功耗指的是當(dāng)電路沒(méi)有狀態(tài)轉(zhuǎn)換時(shí)的功耗 即與非門空載時(shí)電源總電流 ICC 與電源電壓 VCC的乘積 當(dāng)輸出為低電平時(shí)的功耗稱為空載導(dǎo)通功耗空載導(dǎo)通功耗 PON 當(dāng)輸出為高電平時(shí)的功耗稱為截止功耗截止功耗 POFF PON總比 POFF大 至于動(dòng)態(tài)功耗 只發(fā)生在狀態(tài)轉(zhuǎn)換的瞬間 或者電路中有電容性負(fù)載時(shí) 例如 TTL 門 電路約有 5PF 的輸入電容 由于電容的充 放電過(guò)程 將增加電路的損耗 對(duì)于 TTL 門電路來(lái)說(shuō) 靜態(tài)功耗是主要的 7 7 延時(shí)一功耗積延時(shí)一功耗積 理想的數(shù)字電路或系統(tǒng) 要求它既具有高速度 同時(shí)功耗又低 在工程實(shí)踐中 要實(shí) 現(xiàn)這種理想情況是較難的 高速數(shù)字電路往往需要付出較大的功耗為代價(jià) 一種綜合性的 指標(biāo)叫做延時(shí)一功耗積 用符號(hào) DP 表示 單位為焦耳 即 DP tPdPD 式中 tpd tPLH tHL 2 PD為門電路的功耗 一個(gè)邏輯門器件的 DP 的值愈小 表明 它的特性愈接于理想情況 8 8 TTLTTL 集成門電路的封裝集成門電路的封裝 a a b b 圖 a 為 14 腳 TTL 集成門電路的封裝圖 圖 b 為其內(nèi)部結(jié)構(gòu)圖 六 六 TTL 或非門 集電極開(kāi)路門和三態(tài)門電路或非門 集電極開(kāi)路門和三態(tài)門電路 1 TTL1 TTL 或非門或非門 下圖為 TTL 或非門的邏輯電路及其代表符號(hào) 由圖可見(jiàn) 或非邏輯功能是對(duì) TTL 與非門的結(jié)構(gòu)改進(jìn)而來(lái) 即用兩個(gè) 三極管 T2A和 T2B代替 T2 若兩輸入端為低電平 則 T2A和 T2B均將截止 iB3 0 輸出為高電平 若 A B 兩輸入端中有一個(gè)為高電平 則 T2A或 T2B將飽和 導(dǎo)致 iB3 0 iB3便使 T3 飽和 輸出為低電平 這就實(shí)現(xiàn)了或非功能 即 2 2 集電極開(kāi)路門集電極開(kāi)路門 在工程實(shí)踐中將兩個(gè)門的輸出端并聯(lián)以實(shí)現(xiàn)與邏輯的功能稱為線與 考察下圖所示的情況 當(dāng)將圖中所示的兩個(gè)邏輯門的輸出連接在一起 并且當(dāng)?shù)谝粋€(gè) 門的輸出為高電平 第一個(gè)門的 T4導(dǎo)通 第二個(gè)門的輸出為低電平 第二個(gè)門的 T3導(dǎo)通 時(shí) 正如圖中紅線所示將出現(xiàn)一個(gè)大電流通道 很可能導(dǎo)致晶體管的損壞 為了避免線與時(shí)的產(chǎn)生大電流 可以采用集電極開(kāi)路門 簡(jiǎn)稱 OC 門 來(lái)解決 所謂 集電極開(kāi)路是指從 TTL 與非門電路的推挽式輸出級(jí)中刪去電壓跟隨器 如下圖所示 對(duì)于一個(gè)兩輸入端的 OC 門 其在電路中的符號(hào)可用下圖來(lái)表示 為了實(shí)現(xiàn)線與的邏輯功能 可將多個(gè)門電路輸出管 T3的集電極至電源 VCC之間 加一 公共的上拉電阻 RP 如下圖所示 為了簡(jiǎn)明起見(jiàn) 圖中以兩個(gè) OC 門并聯(lián)為例 其中圖標(biāo) 表示集電極開(kāi)路之意 上拉電阻 Rp的值可以這樣來(lái)計(jì)算 主要考慮 OC 門必須驅(qū)動(dòng)一定的拉電流或灌電流負(fù) 載 有關(guān)這兩類負(fù)載的概念前已討論 這里仍然適用 所不同的是驅(qū)動(dòng)門是由多個(gè) TTL 門 的輸出端直接并聯(lián)而成 當(dāng) OC 門中的一個(gè) TTL 門的輸出為低電平 其他為高電平時(shí) 灌 電流將由一個(gè)輸出 BJT 如 T1或 T2 承擔(dān) 這是一種極限情況 此時(shí)上拉電阻 RP具有限 制電流的作用 為保證 IOL不超過(guò)額定值 IOL max 必須合理選用 RP的值 例如 VCC 5V RP 1k 則 IOL 5mA 另一方面 由于門電路的輸出 輸入電容和接線電容的存在 RP的大小必將影響 OC 門 的開(kāi)關(guān)速度 RP的值愈大 負(fù)載電容的充電時(shí)間常數(shù)亦愈大 因而開(kāi)關(guān)速度愈慢 RP的最 小值 RP min 可按下式來(lái)確定 RP的最大值 RP max 可按下式來(lái)確定 實(shí)際上 RP的值選在 RP min 和 RP max 之間 并且選用靠近 RP min 的標(biāo)準(zhǔn)值 例 例 設(shè) TTL 與非門 74LS01 OC 驅(qū)動(dòng) 8 個(gè) 74LS04 反相器 試確定一合適大小的上拉 電阻 RP 設(shè) VCC 5V 由以上計(jì)算可知 Rp的值可在 985 至 18 75k 之間選擇 為使電路有較快的開(kāi)關(guān)速 度 可選用一標(biāo)準(zhǔn)值為 k 的電阻器為宜 集電極開(kāi)路門除了可以實(shí)現(xiàn)多門的線與邏輯關(guān)系外 還可用于直接驅(qū)動(dòng)較大電流的負(fù) 載 3 3 三態(tài)與非門 三態(tài)與非門 TSLTSL 利用 OC 門雖然可以實(shí)現(xiàn)線與的功能 但外接電阻 Rp的選擇要受到一定的限制而不能 取得太小 因此影響了工作速度 同時(shí)它省去了有源負(fù)載 使得帶負(fù)載能力下降 為保持 推拉式輸出級(jí)的優(yōu)點(diǎn) 還能作線與聯(lián)接 人們又開(kāi)發(fā)了一種三態(tài)與非門 它的輸出除了具 有一般與非門的兩種狀態(tài) 即輸出電阻較小的高 低電平狀態(tài)外 還具有高輸出電阻的第 三狀態(tài) 稱為高阻態(tài) 又稱為禁止態(tài) 一個(gè)簡(jiǎn)單的 TSL 門的電路如上圖所示 其中 CS 為片選信號(hào)輸入端 A B 為數(shù)據(jù)輸入 端 當(dāng) CS 1 時(shí) TSL 門電路中的 T5處于倒置放大狀態(tài) T6飽和 T7截止 即其集電極相 當(dāng)于開(kāi)路 此時(shí)輸出狀態(tài)將完全取決于數(shù)據(jù)輸入端 A B 的狀態(tài) 電路輸出與輸入的邏輯關(guān) 系與一般與非門相同 這種狀態(tài)稱為 TSL 的工作狀態(tài) 當(dāng) CS 0 時(shí) T7導(dǎo)通 使 T4的基極鉗制于低電平 同時(shí)由于低電平的信號(hào)送到 T1的輸入 端 迫使 T2和 T3截止 這樣 T3和 T4均截止 門的輸出端 L 出現(xiàn)開(kāi)路 既不是低電平 又 不是高電平 這就是第三工作狀態(tài) 這樣 當(dāng) CS 為高電平時(shí) TSL 門的輸出信號(hào)送到總 線 而當(dāng) CS 為低電平時(shí) 門的輸出與數(shù)據(jù)總線斷開(kāi) 此時(shí)數(shù)據(jù)總線的狀態(tài)由其他門電路 的輸出所決定 七 改進(jìn)型七 改進(jìn)型 TTL 門電路門電路 抗飽和抗飽和 TTL 電路電路 抗飽和 TTL 電路是目前傳輸速度較高的一類 TTL 電路 這種電路由于采用肖特基勢(shì)壘 二極管 SBD 鉗位方法來(lái)達(dá)到抗飽和的效果 一般稱為 SBDTTL 電路 簡(jiǎn)稱 STTL 電路 其 傳輸速度遠(yuǎn)比基本 TTL 電路為高 肖特基勢(shì)壘二極管的工作特點(diǎn)如下 肖特基勢(shì)壘二極管的工作特點(diǎn)如下 1 它和 PN 結(jié)一樣 同樣具有單向?qū)щ娦?這種鋁 硅勢(shì)壘二極管導(dǎo)通電流的方向是 從鋁到硅 2 AL SiSBD 的導(dǎo)通閾值電壓較低 約為 0 4 0 5V 比普通硅 PN 結(jié)約低 0 2V 3 勢(shì)壘二極管的導(dǎo)電機(jī)構(gòu)是多數(shù)載流子 因而電荷存儲(chǔ)效應(yīng)很小 根據(jù)前面的學(xué)習(xí) 我們已經(jīng)知道 BJT 工作在飽和時(shí) 發(fā)射結(jié)和集電結(jié)都處在正向偏 置 集電結(jié)正向偏置電壓越大 則表明飽和程度越深 為了限制 BJT 的飽和深度 在 BJT 的基極和集電極并聯(lián)上一個(gè)導(dǎo)通閾值電壓較低的肖 特基二極管 如下圖所示 當(dāng)沒(méi)有 SBD 時(shí) 隨著基級(jí)電壓的升高 電流沿著藍(lán)線方向流動(dòng) 由于 SBD 的作用 當(dāng) 基級(jí)電壓大于 0 4V 時(shí) SBD 首先電導(dǎo)通 電流沿著紅線方向流動(dòng) 如下圖所示 從而 使 T 的基極電流不會(huì)過(guò)大 而且使 T 的集電結(jié)正向偏壓將被鉗制在 0 4V 左右 因此 SBD 起到抵抗過(guò)飽和的作用 因而又將這種電路稱為抗飽和電路抗飽和電路 使電路的開(kāi)關(guān)時(shí)間大為縮短 下圖為肖特基 TTL STTL 與非門的典型電路 與基本 TTL 與非門電路相比 作了若 干改進(jìn) 在基本的 TTL 電路中 T1 T2和 T3工作在深度飽和區(qū) 管內(nèi)電荷存儲(chǔ)效應(yīng)對(duì)電 路的開(kāi)關(guān)速度影響很大 現(xiàn)在除 T4外 其余的 BJT 均采用 SBD 鉗位 以達(dá)到明顯的抗飽和 效果 其次 基本電路中的所有電阻值這里幾乎都減半 這兩項(xiàng)改進(jìn)導(dǎo)致門電路的開(kāi)關(guān)時(shí) 間大為縮短 由于電阻值的減小也必然會(huì)引起門電路功耗的增加 STTLSTTL 門電路還有以下三點(diǎn)對(duì)基本門電路還有以下三點(diǎn)對(duì)基本 TTLTTL 電路的性能作了改進(jìn) 電路的性能作了改進(jìn) 1 二極管 D 被由 T4和 T5所組成的復(fù)合管所代替 當(dāng)輸出由低電平向高電平過(guò)渡時(shí) 由于復(fù)合管電路的電流增益很大 輸出電阻很小 從而減小了電路對(duì)負(fù)載電容的充電時(shí)間 2 電路輸入端所加的 SBD DA和 DB 用來(lái)減小由門電路之間的連線而引起的雜散信 號(hào) 3 基本電路中的 Re2 1k 改為由 T6與 Rc6 Rb6的組合電路所代替 這個(gè)組合電 路是有源非線性電阻 當(dāng)其兩端的電壓 發(fā)射極 e2 對(duì)地 較低時(shí) 呈現(xiàn)很大的電阻 而當(dāng) 其兩端的電壓達(dá)到 0 7V 左右時(shí) 則呈現(xiàn)很小的電阻 這樣 當(dāng)與非門的全部輸入端由低電 平轉(zhuǎn)向高電平時(shí) 有源電阻開(kāi)始不導(dǎo)通使 T3很快達(dá)到飽和 反之 當(dāng)電路的全部輸入端 或其中之一 由高電平轉(zhuǎn)向低電平時(shí) T2和 T3將截止 由于 T3飽和時(shí) VBE 0 7V 在轉(zhuǎn) 換開(kāi)始的瞬間 有源電阻的阻值很小 T3基區(qū)存儲(chǔ)的電荷通過(guò)此低阻回路很快消散 由于這個(gè)緣故 有源非線性電路稱為有源下 拉電路 它與有源上拉電路是對(duì)應(yīng)的 意即將 VBE3從 0 7 V 很快拉到 V 從而使輸出 電壓很快升高 即提高了開(kāi)關(guān)速度 基于上述特點(diǎn) STTL 與非門具有較為理想的傳輸特性 與基本 TTL 反相器的傳輸特性 相比 點(diǎn)不再存在了 由 點(diǎn)直接下降到 點(diǎn) 即傳輸特性變化非常陡峭 見(jiàn)下圖 除典型的肖特基型 STTL 外 尚有低功耗肖特基型 LSTTL 先進(jìn)的肖特基型 ASTTL 先進(jìn)的低功耗型 ALSTTL 等 它們的技術(shù)參數(shù)各有特點(diǎn) 是在 TTL 工藝的發(fā) 展過(guò)程中逐步形成的 TTL 門電路的各種系列的性能比較 類型 參數(shù) 基本的 TTL 74 系列 肖特基 TTL 74S 系 列 低功耗肖特 基 TTL 74S 系列 先進(jìn)的肖特基 TTL 74AS 系列 先進(jìn)的低功耗肖特 基 TTL 74ALS 系列 tpd ns10391 54 PD mW10202201 DP pJ1006018304 第五節(jié)第五節(jié) CMOSCMOS 邏輯門電路邏輯門電路 CMOS 邏輯門電路是在 TTL 電路問(wèn)世之后 所開(kāi)發(fā)出的第二種廣泛應(yīng)用的數(shù)字集成器 件 從發(fā)展趨勢(shì)來(lái)看 由于制造工藝的改進(jìn) CMOS 電路的性能有可能超越 TTL 而成為占主 導(dǎo)地位的邏輯器件 CMOS 電路的工作速度可與 TTL 相比較 而它的功耗和抗干擾能力則 遠(yuǎn)優(yōu)于 TTL 此外 幾乎所有的超大規(guī)模存儲(chǔ)器件 以及 PLD 器件都采用 CMOS 藝制造 且費(fèi)用較低 早期生產(chǎn)的 CMOS 門電路為 4000 系列 隨后發(fā)展為 4000B 系列 當(dāng)前與 TTL 兼容的 CMO 器件如 74HCT 系列等可與 TTL 器件交換使用 下面首先討論 CMOS 反相器 然后介紹其 他 CMO 邏輯門電路 MOS 管結(jié)構(gòu)圖 MOSMOS 管主要參數(shù) 管主要參數(shù) 1 開(kāi)啟電壓 VT 開(kāi)啟電壓 又稱閾值電壓 使得源極 S 和漏極 D 之間開(kāi)始形成導(dǎo)電溝道所需的柵 極電壓 標(biāo)準(zhǔn)的 N 溝道 MOS 管 VT約為 3 6V 通過(guò)工藝上的改進(jìn) 可以使 MOS 管的 VT值降到 2 3V 2 直流輸入電阻 RGS 即在柵源極之間加的電壓與柵極電流之比 這一特性有時(shí)以流過(guò)柵極的柵流表示 MOS 管的 RGS可以很容易地超過(guò) 1010 3 漏源擊穿電壓 BVDS 在 VGS 0 增強(qiáng)型 的條件下 在增加漏源電壓過(guò)程中使 ID開(kāi)始劇增時(shí)的 VDS稱為 漏源擊穿電壓 BVDS ID劇增的原因有下列兩個(gè)方面 1 漏極附近耗盡層的雪崩擊穿 2 漏源極間的穿通擊穿 有些 MOS 管中 其溝道長(zhǎng)度較短 不斷增加 VDS會(huì)使漏區(qū)的耗盡層一直擴(kuò)展到源區(qū) 使溝道長(zhǎng)度為零 即產(chǎn)生漏源間的穿通 穿通后 源區(qū)中的多數(shù)載流子 將直接受耗盡層電場(chǎng)的吸引 到達(dá)漏區(qū) 產(chǎn)生大的 ID 4 柵源擊穿電壓 BVGS 在增加?xùn)旁措妷哼^(guò)程中 使柵極電流 IG由零開(kāi)始劇增時(shí)的 VGS 稱為柵源擊穿電壓 BVGS 5 低頻跨導(dǎo) gm 在 VDS為某一固定數(shù)值的條件下 漏極電流的微變量和引起這個(gè)變化的柵源電壓微 變量之比稱為跨導(dǎo) gm反映了柵源電壓對(duì)漏極電流的控制能力 是表征 MOS 管放大能力的一個(gè)重要參數(shù) 一般在十分之幾至幾 mA V 的范圍內(nèi) 6 導(dǎo)通電阻 RON 導(dǎo)通電阻 RON說(shuō)明了 VDS對(duì) ID的影響 是漏極特性某一點(diǎn)切線的斜率的倒數(shù) 在飽和區(qū) ID幾乎不隨 VDS改變 RON的數(shù)值很大 一般在幾十千歐到幾百千歐之間 由于在數(shù)字電路中 MOS 管導(dǎo)通時(shí)經(jīng)常工作在 VDS 0 的狀態(tài)下 所以這時(shí)的導(dǎo)通電 阻 RON可用原點(diǎn)的 RON來(lái)近似 對(duì)一般的 MOS 管而言 RON的數(shù)值在幾百歐以內(nèi) 7 極間電容 三個(gè)電極之間都存在著極間電容 柵源電容 CGS 柵漏電容 CGD和漏源電容 CDS CGS和 CGD約為 1 3pF CDS約在 0 1 1pF 之間 8 低頻噪聲系數(shù) NF 噪聲是由管子內(nèi)部載流子運(yùn)動(dòng)的不規(guī)則性所引起的 由于它的存在 就使一個(gè)放大器即便在沒(méi)有信號(hào)輸人時(shí) 在輸 出端也出現(xiàn)不 規(guī)則的電壓或電流變化 噪聲性能的大小通常用噪聲系數(shù) NF 來(lái)表示 它的單位為分貝 dB 這個(gè)數(shù)值越小 代表管子所產(chǎn)生的噪聲越小 低頻噪聲系數(shù)是在低頻范圍內(nèi)測(cè)出的噪聲系數(shù) 場(chǎng)效應(yīng)管的噪聲系數(shù)約為幾個(gè)分貝 它比雙極性三極管的要小 一 一 CMOS 反相器反相器 由本書模擬部分已知 MOSFET 有 P 溝道和 N 溝道兩種 每種中又有耗盡型和增強(qiáng)型兩 類 由 N 溝道和 P 溝道兩種 MOSFET 組成的電路稱為互補(bǔ) MOS 或 CMOS 電路 下圖表示 CMOS 反相器電路 由兩只增強(qiáng)型 MOSFET 組成 其中一個(gè)為 N 溝道結(jié)構(gòu) 另 一個(gè)為 P 溝道結(jié)構(gòu) 為了電路能正常工作 要求電源電壓 VDD大于兩個(gè)管子的開(kāi)啟電壓的 絕對(duì)值之和 即 VDD VTN VTP 1 1 工作原理工作原理 首先考慮兩種極限情況 當(dāng) vI處于邏輯 0 時(shí) 相應(yīng)的電壓近似為 0V 而當(dāng) vI處于邏 輯 1 時(shí) 相應(yīng)的電壓近似為 VDD 假設(shè)在兩種情況下 N 溝道管 TN為工作管 P 溝道管 TP為負(fù) 載管 但是 由于電路是互補(bǔ)對(duì)稱的 這種假設(shè)可以是任意的 相反的情況亦將導(dǎo)致相同 的結(jié)果 下圖分析了當(dāng) vI VDD時(shí)的工作情況 在 TN 的輸出特性 iD vDS vGSN VDD 注意 vDSN vO 上 疊加一條負(fù)載線 它是負(fù)載管 TP在 vSGP 0V 時(shí)的輸出特性 iD vSD 由于 vSGP VT VTN VTP VT 負(fù)載曲線幾乎是一條與橫軸重合的水平線 兩條曲線的交點(diǎn)即工 作點(diǎn) 顯然 這時(shí)的輸出電壓 vOL 0V 典型值 10mV 而通過(guò)兩管的電流接近于零 這 就是說(shuō) 電路的功耗很小 微瓦量級(jí) 下圖分析了另一種極限情況 此時(shí)對(duì)應(yīng)于 vI 0V 此時(shí)工作管 TN在 vGSN 0 的情況下 運(yùn)用 其輸出特性 iD vDS幾乎與橫軸重合 負(fù)載曲線是負(fù)載管 TP在 vsGP VDD時(shí)的輸出特 性 iD vDS 由圖可知 工作點(diǎn)決定了 VO VOH VDD 通過(guò)兩器件的電流接近零值 可見(jiàn)上 述兩種極限情況下的功耗都很低 由此可知 基本 CMOS 反相器近似于一理想的邏輯單元 其輸出電壓接近于零或 VDD 而功耗幾乎為零 2 2 傳輸特性傳輸特性 下圖為 CMOS 反相器的傳輸特性圖 圖中 VDD 10V VTN VTP VT 2V 由于 VDD VTN VTP 因此 當(dāng) VDD VTP vI VTN 時(shí) TN和 TP兩管同時(shí)導(dǎo)通 考慮 到電路是互補(bǔ)對(duì)稱的 一器件可將另一器件視為它的漏極負(fù)載 還應(yīng)注意到 器件在放大 區(qū) 飽和區(qū) 呈現(xiàn)恒流特性 兩器件之一可當(dāng)作高阻值的負(fù)載 因此 在過(guò)渡區(qū)域 傳輸 特性變化比較急劇 兩管在 VI VDD 2 處轉(zhuǎn)換狀態(tài) 3 3 工作速度工作速度 CMOS 反相器在電容負(fù)載情況下 它的開(kāi)通時(shí)間與關(guān)閉時(shí)間是相等的 這是因?yàn)殡娐肪?有互補(bǔ)對(duì)稱的性質(zhì) 下圖表示當(dāng) vI 0V 時(shí) TN截止 TP導(dǎo)通 由 VDD通過(guò) TP向負(fù)載電容 CL 充電的情況 由于 CMOS 反相器中 兩管的 gm值均設(shè)計(jì)得較大 其導(dǎo)通電阻較小 充電回 路的時(shí)間常數(shù)較小 類似地 亦可分析電容 CL的放電過(guò)程 CMOS 反相器的平均傳輸延遲時(shí) 間約為 10ns 二 二 CMOS 門電路門電路 1 1 與非門電路與非門電路 下圖是 2 輸入端 CMOS 與非門電路 其中包括兩個(gè)串聯(lián)的 N 溝道增強(qiáng)型 MOS 管和兩個(gè)并 聯(lián)的 P 溝道增強(qiáng)型 MOS 管 每個(gè)輸入端連到一個(gè) N 溝道和一個(gè) P 溝道 MOS 管的柵極 當(dāng)輸 入端 A B 中只要有一個(gè)為低電平時(shí) 就會(huì)使與它相連的 NMOS 管截止 與它相連的 PMOS 管 導(dǎo)通 輸出為高電平 僅當(dāng) A B 全為高電平時(shí) 才會(huì)使兩個(gè)串聯(lián)的 NMOS 管都導(dǎo)通 使兩 個(gè)并聯(lián)的 PMOS 管都截止 輸出為低電平 因此 這種電路具有與非的邏輯功能 即 n 個(gè)輸入端的與非門必須有 n 個(gè) NMOS 管串聯(lián)和 n 個(gè) PMOS 管并聯(lián) 2 2 或非門電路或非門電路 下圖是 2 輸入端 CMOS 或非門電路 其中包括兩個(gè)并聯(lián)的 N 溝道增強(qiáng)型 MOS 管和兩個(gè)串 聯(lián)的 P 溝道增強(qiáng)型 MOS 管 當(dāng)輸入端 A B 中只要有一個(gè)為高電平時(shí) 就會(huì)使與它相連的 NMOS 管導(dǎo)通 與它相連 的 PMOS 管截止 輸出為低電平 僅當(dāng) A B 全為低電平時(shí) 兩個(gè)并聯(lián) NMOS 管都截止 兩個(gè) 串聯(lián)的 PMOS 管都導(dǎo)通 輸出為高電平 因此 這種電路具有或非的邏輯功能 其邏輯表達(dá)式為 顯然 n 個(gè)輸入端的或非門必須有 n 個(gè) NMOS 管并聯(lián)和 n 個(gè) PMOS 管并聯(lián) 比較 CMOS 與非門和或非門可知 與非門的工作管是彼此串聯(lián)的 其輸出電壓隨管子個(gè) 數(shù)的增加而增加 或非門則相反 工作管彼此并聯(lián) 對(duì)輸出電壓不致有明顯的影響 因而 或非門用得較多 3 3 異或門電路異或門電路 上圖為 CMOS 異或門電路 它由一級(jí)或非門和一級(jí)與或非門組成 或非門的輸出 而與或非門的輸出 L 即為輸入 A B 的異或異或 如在異或門的后面增加一級(jí)反相器就構(gòu)成異或非門 由于具有的功 能 因而稱為同或門 異成門和同或門的邏輯符號(hào)如下圖所示 三 三 BiCMOS 門電路門電路 雙極型 CMOS 或 BiCMOS 的特點(diǎn)在于 利用了雙極型器件的速度快和 MOSFET 的功耗低兩 方面的優(yōu)勢(shì) 因而這種邏輯門電