半加器EDA上機實驗報告.docx_第1頁
半加器EDA上機實驗報告.docx_第2頁
半加器EDA上機實驗報告.docx_第3頁
半加器EDA上機實驗報告.docx_第4頁
半加器EDA上機實驗報告.docx_第5頁
已閱讀5頁，還剩2頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

EDA上機實驗報告 姓名： 學號： 班級： 專業： 集成電路工程類 學院： 半加器設計實驗1、 實驗目的： 練習半加器的VHDL程序設計以及功能仿真。2、實驗任務：參考半加器電路原理圖以及真值表，編寫VHDL程序，完成Quartus II設計文本輸入，分別按照4.1節的流程對半加器進行功能仿真，并生成RTL電路圖。3、真值表如下：ABSOCO00000110101011014、程序編寫要求：（1） 使用一個異或門（XOR）和一個與門（AND）；（2）使用兩個與門，一個或門（OR）和一個非門（NOT）。5、實驗步驟:(1) 興建一個文件夾，取名為h_adder。(2) 輸入源程序。打開Quartus II,選擇File-New命令。在窗口中Design Files欄中選著文件的語言類型，這里選擇VHDL File選項。(3) 文件存盤。選擇File-Save As命令，找到已設立的文件夾，存盤文件名應該與實體名一致。(4) 創建工程，打開并建立新工程管理窗口。選擇File -New Project Wizard命令。(5) 將設立文件夾加入工程。(6) 選擇目標芯片，并進行工具設置。(7) 編譯。選擇Processing-Start compilation命令，啟動全程編譯，若編譯成功者可進行仿真測試。(8) 打開波形編輯器。選擇File-New命令，在New窗口中選擇Vector Wavefore File選項。(9) 設置仿真區域，并進行文件存盤。(10) 將工程的端口信號節點選入波形編輯器中。選擇View-Utility Windows-Node Finder命令Filter下拉列表框中選擇“Pins:all”，單擊List按鈕。將節點拖到波形編輯器中窗口。(11) 設置激勵信號波形，進行波形文件存盤。(12) 啟動仿真器。選擇Processing-Start Simulation命令，啟動仿真。(13) 觀察仿真結果。(14) 綜合所生成的電路圖。選擇Tools-Netlist Viewers命令，在出現的下拉菜單中有3個選項，選擇RTL Viewer。一、使用一個異或門（XOR）和一個與門（AND）； 仿真波形圖如下：（a=2.0nm)綜合所生成的電路圖如下：二、使用兩個與門，一個或門（OR）和一個非門（NOT） 仿真波形圖如下：(a=1.5nm)綜合生成的電路圖如下：五、實驗心得 通過本次實驗的學習，并在老師和同學幫助下，我學會了一些VHDL程序的編寫方法，并完成Quartus II設計文本輸入，基本掌握會對半加器進行功能仿真，并生成RTL電路圖。但是自己覺得還遠遠不夠，以后要加倍努力學習，熟悉使用這個軟

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論