ise design suite 144 新手入門自制操作手冊(中文版)講課稿.ppt_第1頁
ise design suite 144 新手入門自制操作手冊(中文版)講課稿.ppt_第2頁
ise design suite 144 新手入門自制操作手冊(中文版)講課稿.ppt_第3頁
ise design suite 144 新手入門自制操作手冊(中文版)講課稿.ppt_第4頁
ise design suite 144 新手入門自制操作手冊(中文版)講課稿.ppt_第5頁
免費預覽已結束，剩余24頁可下載查看

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

ISEDesignSuite14 4設計平臺使用介紹 1 xilinx版本 ISEDesignSuite14 4設計平臺 2 平臺起始畫面 3 建立專案 點File NewProject並為專案命名 4 Simulator選擇 Isim內建模擬器 模擬器選擇 5 Preterredlanguage選擇 選擇描述語言 6 ProjectSummary專案概要 7 Test專案建立完成 Test專案建立完成 8 專案下建立Newsource 9 專案下建立Newsource 1 選擇VerilogModule 2 輸入名稱 10 定義模組接腳 11 新建source概要 12 NewSource建立完成 13 編寫範例半加器並存檔 14 ManualCompileOrder選擇性 15 在Verilogmodule直接做模擬 16 在HalfadderModule加入Newsource 17 選擇VerilogTestFicture的Sourcetype 18 選擇Source連結性 19 VerilogTestFixtureSource概要 20 VerilogTestFixtureSource完成後 21 Implementation Simulation差別 22 Halfadder vtf編寫內容 23 開始做模擬 24 發現波形不能表達半加器邏輯 沒有出現波型 25 修改InputA B變化 25 模擬波形記得ZoomToFull 修改InputA B後波形出現了 此課件

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論