第1章 邏輯代數基礎 45第2章 門電路內容提要：本章介紹TTL和MOS兩大類型邏輯門電路。重點討論TTL集成門電路的工作原理、特性曲線和參數指標，其中與非門是典型。對CMOS門作了較詳細的討論，有關電器特性主要通過反相器進行具體說明。 問題探究1怎樣的一些電路才能實現上一章講述的邏輯運算呢？2看下面的電路(a)，電源E的變化是從0V開始，連續變化到5V，輸出電壓U怎樣變化？ (a) (b)3圖(b)電路的電源電壓分別為0V和為5V時，輸出電壓如何變化？4那么二極管、三極管電路是否可以實現基本邏輯運算？2.1 導論 在模擬電路中，二極管工作在正向導通或反向截止狀態，三極管工作在放大區，在數字電路中，如在前面所提到的，二極管和三極管往往工作于飽和或截止狀態，即工作于“開”或“關”的狀態。本節的任務是討論二極管和三極管作為開關運用時的特性，為以后掌握各類集成電路的有關特性做好準備。2.1.1 半導體二極管的開關特性2.1.1.1 靜態特性 二極管正偏時導通，正向電阻很小；二極管反偏時截止，反向電阻很大，二及管可近似看成一個開關。在輸入信號穩定時，即二極管處于穩定的正偏或反偏條件下，可以把二及管看成一個開關，這時可以用一個等效電路來反映它。等效電路可以由二極管的伏安特性曲線折線化后轉換而來，見圖2.1。圖2.1 二極管的伏安特性曲線和等效電路 正向電阻R，一般在1kW以下，可以由曲線求出。死區電壓UD，鍺管約0.3V，硅管約0.7V。等效電路根據實際使用條件，有時還可進一步簡化為一個理想的開關。 2.1.1.2 動態特性當二極管由正向偏置突然變為反向偏置時，二極管開關是否由接通突然也隨之轉為關斷呢？實驗指出，情況并非如此，實際曲線見圖2.2所示。 1從正向導通到反向截止 當u i=UHUD時，相當于二極管加正向電壓，且RLR時，為流過二極管的正向電流。當ui突然反向，且0V，相當對二及管加反向電壓。在ui反向后的一段時間，反向電流不等于-Is，而是等于，反向電流|Ir|Is|，經過tre時間后，反向電流才減小到0.1Ir，二極管接近關斷。tre稱為反向恢復時間。tre又可分為兩段，反向電流基本上為恒定的一段，即-IF對應的時間，稱為存儲時間ts；反向電流經ts后開始減小直至0.1Ir，這段時間稱為渡越時間tt。產生反向恢復時間的原因，是二極管正向導通時，正向偏壓降低了PN結的內電場，使P區空穴向N區擴散，N區電子向P區擴散，這些載流子越過了PN結后，一邊向前擴散，一邊復合掉一部分，最后形成正向電流，見圖2.3（a）。這樣就在PN結兩側形成了載流子濃度分布的梯度，在位壘區兩側就有一定數量載流子的積累。把正向導電時載流子的這種積累現象叫做電荷存儲效應。當uI突然反向時，這些積累的載流子不會馬上消 (a) 正向偏置 (b) 反向偏置 圖 2.2 二極管的開關特性 圖 2.3 PN結的關斷過程 失，除一部分繼續復合外，其余的在外加反向電壓形成的電場作用下，形成了漂移電流，即反向電流Ir，見圖2.3（b）。只要存儲的電荷足夠多，就可維持住Ir這么大反向電流，持續ts時間，該電流的大小由外電路負載電阻RL限制。當存貯電荷逐漸消失而維持不住Ir這么大的反向電流時，Ir就要開始下降，趨向于-Is 。為便于計算，當該電流下降到0.1Ir時，就認為二及管恢復為關斷，動態過程結束。 2從反向截止到正向導通 從正向剛過渡到反向時，PN結電容除了勢壘電容外還包括較大的擴散電容。當二極管關斷后，只剩下很小的反向飽和電流，這時PN結電容主要為勢壘電容。所以，當輸入信號由反向突然轉為正向時，正向電壓首先促使勢壘電容放電，使PN結內電場由寬變窄，擴散作用加強，使管子導通，產生正向電流。此時由于結電容很小，放電很快，PN結很快由反偏轉為正偏，形成較大的正向電流。雖然也形成了較大的擴散電容，但是擴散電容此時已為PN結的較小的正向電阻所旁路，對轉化時間影響不大。所以說二極管的開通時間（由截止轉為導通的時間）是很短的，對開關速度影響可忽略。2.1.2 半導體三極管的開關特性 由晶體管的工作原理可知，共發射極接法的輸出特性曲線可分成幾不同的區域。晶體管在輸入信號作用下穩定地處于飽和區時就相當開關的接通；處于截止區時就相當開關的斷開。我們將在靜態開關特性中討論晶體開關在飽和區與截止區的性能，見圖2.4。(a) 三極管開關 (b) 輸入特性曲線 (c) 輸出特性曲線圖2.4 三極管開關及其特性 2.1.2.1 半導體三極管的靜態開關特性 1截止（out off） 由圖2.4可知，當輸入信號使uBEUT時（NPN管），iB0，iC0，三極管截止，工作點位于QC之下，可靠截止時應使uBE0。Uthon為開啟電壓。 截止時三極管有如下特點： 發射結和集電結均處于反向偏壓之下；iB0，iCICBO，相當一個開關的斷開。 2飽和（Saturation） 當iBIBS時，工作點移到QS處，由圖2.4（a）電路可知，三極管VT飽和時集電極電流 (2.1)而 (2.2)式中為飽和區的放大系數，小于放大區的值。所以當iBIBS時，三極管進入飽和狀態，并有如下特點。 當iBIBEUthon時，晶體管出現iB，工作點沿載線進入放大區。 三極管處于放大狀態時有如下特點：發射結正偏，集電結反偏；IBSiB0，。根據輸入信號幅度的大小，工作點只要在QC和QS之間，而又滿足動態范圍的要求，就可獲得線性放大。 2.1.2.2 動態開關特性對于圖2.4（a）的三極管開關，在輸入端加一個階躍脈沖，從UIL躍變到UIH，經過tw后又躍變到UIL，見圖2.5。共射接法的放大電路輸出與輸入電壓是反相變化的，對于這樣一個階躍輸入，三極管VT是否會立即從截止轉為飽和，也就是說uI，從UIL躍變到UIH，uO是否隨之從UOH躍變到UOL；uI從UIH躍變到UIL，uO是否隨之從UOL躍變UIH。實驗表明并非如此，而是具有圖2.5所示的波形。輸出脈沖的上升和下降不象輸入脈沖是一個階躍，而是相對比較緩慢變化的。輸出脈沖uO所以有這樣的變化，是由于集電極電流iC有類似的變化。下面將分開啟和關閉兩個過程來討論。 1開啟過程 開啟過程是三極管從截止轉化到飽和的過程，這一段所需的時間用ton表示，稱為開啟時間，而開啟時間ton=td+tr。td稱為延遲時間，它對應從uI的正階躍開始到 圖2. 5 三極管的開關特性iC達到0.1ICS所滯后的時間。tr稱為上升時間，它對應從0.1ICS開始到集電極電流達到0.9ICS所需的時間。 研究延遲時間td先看一下正階躍來到之前，三極管VT處于截止狀態的情況。UBE=UIL0，此時IB很小，忽略了Rb上的壓降；UBC=UB-UC=UIL-VCC0。即兩個結都處于反偏，所以兩個結的內電場增加，阻擋層加寬，其中有較多的空間電荷，相當結電容較大。 如果在某一時刻，uI由UIL突變到UIH，這時就產生了一個流入基極的電流，但這個電流并不能立即引起發射極少數載流子的注入，而產生集電極電流。因為uI剛變到UIH時，發射結的阻擋層基本上還是原狀態，這時的iB起向結電容充電的作用。隨著充電的進行，發射結由反偏向正偏過渡，隨之出現iC 。開始iC很微小，不便于測量，所以規定當iC=0.1ICS時為止，延遲時間td結束。顯然驅動電流iB越大，向電容充電也越快，td也越小。開始的反向偏壓較小，結電容也較小，td也會較小。 開啟過程經過td后，發射區向基區注入的電子越來越多，基區的電子的濃度也越來越大，iC也不斷上升，最后達到ICS（測量時以0.9ICS計）。上升時間tr就是iC從0.1ICS達到0.9ICS所對應的時間。因為與基區中電子積累的同時，必須有等量的空穴的積累，才能保持基區的電中性。電子是從發射極注入的，來源豐富，而空穴要靠基流iB注入而產生，所以上升時間與iB的大小有關。iB越大，正向驅動能力越強，基區電荷積累越快，tr越小。 2關閉過程 上升時間結束后，三極管進入飽和狀態，iC=ICS，這時基極驅動電流IBS注入基區所提供的空穴，剛好等于同時間內因復合而減少的空穴，基區中積累的電荷量QS達到了穩定，正好可以維持ICS。 但實際上，往往驅動電流iBIBS。由于集電極回路有Rc存在，ICS不會再增加，所以iB除了補充復合掉的空穴外，還有多余，使基區中電荷的積累還要增加，出現了一部分超量存儲電荷Q S。Q S是由過驅動引起的，QS越多，三極管飽和就越深。 關閉過程是三極管從飽和轉為截止的過程，可用關閉時間toff來描繪。toff包括兩部分，toff=ts+tf，ts稱為存儲時間，tf稱為下降時間。 存儲時間ts在關斷時，uI由UIH突變到UIL，因UIL是負值，就形成了一個流出基極的電流，把基區的電荷抽出，故稱這時的基流為抽取電流。因為先抽取的是超量存儲電荷，所以ICS不會下降，直到超量存儲電荷Q s被抽取完為止。于是出現了一段ICS不變化的時間，測量時是uI從UIH突變到UIL開始，到ICS下降到0.9 ICS為止所對應的時間。顯然減小iB過驅動，或加大抽取電流，可以減小ts。 三極管開關工作在iBIBS條件下為飽和型開關；當iB稍小于IBS時為非飽和型開關，此時ts=0。 下降過程中超量存儲電荷Q s被缺抽光后，ICS就開始下降。隨著抽取的進行，基區的電荷密度不斷下降，這時基區的內部電荷的變化與上升時間正好相反，直至iC下降到零為止。這時結區重又建立反向偏壓。測量下降時間tf，是以iC從0.9 ICS下降到0.1ICS所對應的時間來計算的。顯然抽取電流越大，tf就越小。 由以上分析可知，描繪三極管開關過程共有六個時間參數，即 ton=td+tr toff=ts+tf 2.2 分立元件門電路 在數字系統中，大量地運用著執行基本邏輯操作的電路。這些基本的邏輯操作是“與”（AND）、“或”（OR）、“非”（NOT）。這些電路稱為基本邏輯電路或門電路。什么是邏輯操作？例如，有的電氣設備在送電時，必須先送低壓后送高壓，送低壓是送高壓的條件，這就是一種邏輯操作。門電路的輸入信號用信號的有無、電平（Level）的高低來表示的。經過邏輯運算后的輸出信號也是如此。早期的門電路主要由繼電器的觸點構成，后來采用二極管、三極管，目前則廣泛應用集成電路。2.2.1 與門 2.2.1.1 與門電路 與門是一個具有多個輸入端頭和一個輸出端頭的邏輯門電路。圖2.6（a）所示的是一個二極管與門電路，A、B、C是輸入端，P是輸出端，圖2.6（b）是它的邏輯符號。輸入端頭數可任意多，但實際制造時是有限制的。 (a) 二極管與門電路圖 (b) 國標與門邏輯符號 圖2.6 二極管與門 2.2.1.2 邏輯功能與真值表容易看出，只要A、B、C三個輸入中有一個是低電平（例如0.3V），則VCC就要通過R向該路二極管提供電流，同時將P點電位鉗制在0.3V+0.7V上（硅PN結壓降以0.7V計）。只有當UA=UB=UC=UIH= 3.5V，即均為高電平時，各路二極管截止，VCC通過R送往輸出端，P點為高電平。 上述關系可歸納為有“0”出“0”，全“1”出“1”。這種輸入輸出之間的邏輯關系稱為“與”邏輯。即輸入端A、輸入端B、輸入端C全部都是高電平“1”輸入時，輸出為“1”。由以上分析可知該電路可以完成與邏輯運算。三個輸入端可能人8（=23）種輸入組合情況。可將各種組合情況及其對應的與邏輯輸出P一起列于表2.1。 表2.1 與門真值表 由真值表可明顯看出，只有A與B與C 所有輸入端都是高電平，輸出才是高電平（對應第八種情況），與邏輯的表達式如下 P=ABC=ABC 2.2.1.3 使能端與門的任意一個輸入端都可作為使能（Enable）端使用。使能端有時也稱允許輸入端或禁止端。例如，以C為使能端，A、B為信號端，則當C=0時，P=0，即與門被封鎖，信號A和B無法通過與門。只有當C=1（封鎖條件去除）時，P=AB，與門的輸出才反映輸入信號A與B的邏輯關系。2.2.2 或門 圖2.7（a）所示為二極管或門電路，可以看出A、B、C三個輸入端中只要有一個是高電平（3.5V），則該路二極管導通，輸出P被鉗制在高電平（2.8V）。只有當A、B、C都是低電平（0.3V），輸出P才是低電平。把若干個輸入中只要有一個是“1”電平，輸出就是“1”電平這種邏輯關系稱為“或”邏輯。或門真值表見表2.2。或邏輯可用邏輯式P=A+B+C表示，它的運算規則為有“1”出“1”，全“0”出“0”，即符合或門真值表的規定。或門的邏輯符號見圖2.7（b）。 (a) 電路圖 (b) 國標或門邏輯符號 圖2.7二極管或門2.2.3 非門（反相器） 圖2.8（a）是一個三極管反相器，它的輸出端P的狀態總是與輸入端的狀態相反，是反相關系。電路參數Rb、Rc選擇適當，使A為高電平時，晶體管飽和導通，其集電極即P點為低電平（P=UCES=0.3V）；而當A為低電平時，三極管截止，其集電極則為高電平（P=UHVCC）實現了“非”邏輯（A為“1”，P為“0”；A為“0”，P為“1”）。非門的邏輯關系可用邏輯式用表示。 由于非門有電流放大能力，所以輸出電平穩定，帶負載能力強。為了利用非門的這種性質，實際工作中，與門、或門總是和非門聯合使用，組成與非門、或非門、與或非門等。另外邏輯門在驅動發光二極管、繼電器等電流較大的元件時，都采用非門。 (a) 電路圖 (b) 國標非門符號 圖2.8三極管反相器 非門的邏輯符號見圖2.8（b）。其中圖(b)小圓圈“o”表示非的邏輯運算關系，使用“o”則為單一邏輯約定。在單一邏輯約定采用非運算符號“o”時，在邏輯符號框外既可以標注“H”或“L”，也可以標注“1”或“0”，因為此時“H”、“L”和“1”、“0”是對應關系。2.3 集成門電路（TTL） 在數字系統中應用大量的邏輯門電路，采用分立元件焊接成門電路，不僅體積大，而且焊點多，易出故障，使得電路可靠性下降。集成門電路是通過特殊工藝方法將所有電路元件制造在一個很小的硅片上，其優點是體積小、重量輕、功耗小、成本低、使用起來焊點少、可靠性提高。DTL（Diode Transistor Logic二極管三極管邏輯）門電路是集成電路的早期產品，具有線路簡單、成品率高等優點，缺點是速度較慢。于是發展起來一種新的電路形式一TTL（Transistor Transistor Logic三極管三極管邏輯）門電路。CT74/54TTL系列也稱TTL標準系列，第一個字母C代表中國；T代表TTL；74代表標準TTL民用系列；54代表標準TTL軍用系列。2.3.1 TTL與非門電路電路結構以CT7400型集成電路為例，它包括四個相同的2輸入與非門，其中一個，如圖2.9所示。 輸入級包括多發射極晶體管VT1及電阻R1，形成與門電路。多發射極晶體管一般是靠近基極制造多個發射結。將發射結、集電結都視為二極管，讀者不難將多發射極晶體管改畫成圖2.10。顯然這是一個與門電路。 圖2.9 CT7400型與非門 圖2.10 多發射極管等效一個與門 中間級包括VT2管及電阻R2、R3。主要作用是將VT2的基極電流放大，以增強對輸出級的驅動能力。其電路結構是共射組態的基本放大電路。 輸出級由VT5、VT3、D4、R4等元器件組成。由下述分析可知，圖7.14與非門電路的輸出級只有兩種穩定工作狀態：VT5導通，VT3、D4截止，輸出為低電平；VT5截止，VT3、D4導通，輸出為高電平。這種輸出級的電路結構形式也稱作圖騰柱輸出級（Totem post）。2.3.2 電路的邏輯功能 CT7400是一個與非門，由上節可知當它的全部輸入端是高電平時，輸出為低電平，這一狀態也稱為開態；輸入端有低電平輸入時，輸出為高電平，這一狀態也稱為關態。下面將分別討論這兩個狀態。 2.3.2.1開態 開態對應所有輸入端為高電平，輸出為低電平的狀態。因為所有的輸入端為高電平，即A=B=1，VT1管的兩個發射結都反偏，于是VCC通過R1、VT1的集電結向VT2提供基流IB2。只要電路參數設計正確，VT2可飽和，VT2將IB2放大后又可驅動VT5飽和，輸出低電平UOL=UCES50.3V。此時 如果忽略VT3的基流，則可認為IR2=IC2，而 IE2=IB2+IC2=0.725+2.5=3.225mA驅動VT5飽和的基流則可認為 可見，由于VT2管的電流放大作用，VT5管得到的驅動電流IB5要比IB2大。VT5管在IB5的作用下將飽和，所以可認為UC5=UO=UCES50.3V。 與此同時，因為UC2 = UE2+UCES20.7+0.3=1V，而UO0.3V。所以VT3和輸出端之間的電位差：UC2-UO0.7V。這一電位差值不可能同時打開兩個串聯的PN結，即VT3的發射結和VD4，故VT3和VD4截止。所以VCC不會經R4向VT5灌入電流，VT5的集電極電流只可能由外電路提供，并流入VT5，這個電流稱為輸出低電平電流IOL，也稱灌電流。 開態情況下，VT1管的發射極處于高電平3V左右，基極2.1V，發射結反偏；IB1流向集電極，去掉集電結的壓降0.7V，UC1=UB2=1.4V。電路各有關點的電位可按如下順序確定： UA= UB = UIH IB1 = IB2 VT2飽和 VT5飽和 UOL UB1 =2.1V UB2 =1.4V UB5 =0.7V UC2 =1V VT3、VD4截止 2.3.2.2 關態 關態對應輸入端最少有一個為低電平，輸出為高電平的狀態。因為輸入端有低電平（0.3V），VCC經R1有電流IIL向輸入端流去，所以UB1=0.3+0.7=1V,該電位不足以使VT2及VT5導通，因此VT2及VT5截止。VT2截止，VCC經R2有電流向VT3的基極流去，使VT3飽和，于是可以列出如下方程式 由此可確定輸出為高電平。上式中，所以。VCC經R4向VT3集電極和二極管VT4提供電流，并流向外電路，這個電流稱為輸出高電平電流IOH，也稱拉電流。 關態時各有關點的電位可按下列順序確定： 通過對開態和關態的分析，可以確定CT7400型TTL邏輯門具有輸入全“1”，輸出為“0”；輸入有“0”，輸出為“1”的與非邏輯關系，因而它是與非門。并且它的輸出級只有開態和關態兩種穩定工作狀態。2.3.3 特性曲線 邏輯門的特性曲線是指邏輯門輸入端、輸出端的電壓、電流之間的函數關系，這種關系是非線性的，所以用特性曲線來描述。TTL邏輯門的特性曲線有三條，即 u0=f（i0），表示輸出電壓隨輸出電流變化而變化的規律，它又分為輸出低電平負載輸出特性曲線uOL=f（iOL）和輸出高電平負載輸出特性曲線uOH=f（iOH）兩條。u0=f（uI），表示輸出電壓隨輸入電壓變化而變化的規律，稱為電壓傳輸特性曲線。 uI=f（iI），表示輸入電壓隨輸入電流變化而變化的規律，稱為輸入特性曲線。 此外還有一條輸入端電阻負載特性曲線，它反映邏輯門輸入端對地之間接有電阻時對邏輯門輸出邏輯電平的影響。 2.3.3.1 uOL= f（iOL）-輸出低電平負載特性曲線 輸出低電平負載特性曲線也稱灌電流負載性曲線。在實際電路中灌電流是由后面所接的邏輯門輸入低電平電流匯集在一起而灌入前面邏輯門的輸出端所形成，讀者參閱圖2.11自明。顯然它的測試電路應該如圖2.12所示，輸入端所加的邏輯電平是保證輸出端能夠獲得低電平，只不過灌電流是通過接向電源的一只電位器而獲得的，調節的電位器可改變灌電流的大小，輸出低電平的電壓值也將隨之變化。 圖2.11 灌電流(實線箭頭)與放電流(虛線箭頭)示意圖 (a) 灌電流負載特性曲線 (b) 測試電路 圖2.12 灌電流負載特性曲線及測試電路 當輸出低電平的電壓值隨著灌電流的增加而增加到輸出低電平最大值時，即uOL=UOLMAX時所對應的灌電流值定義為輸出低電平電流的量大值IOLMAX。不同系列的邏輯電路，同一系列中不同的型號的集成電路，國家標準中對輸出低電平電流的最大值IOLMAX的規范值的規定往往是不同的。比較常用的數值如下 TTL系列 IOLMAX=16mA LSTTL74系列 IOLMAX=8mA LSTTL54系列 IOLMAX=4mA 扇出系數NO是描述集成電路帶負載能力的參數，它的定義式(2. 3 )。 (2.3) 在決定扇出系數時，正確計算電流值是重要的，對于圖2.11而言，后面所接的邏輯門的輸入端有并聯的情況。當輸出為低電平時，后面邏輯門輸入端流出的IIL，因有R1的限流作用，與并聯端頭數無關。但是，當輸出為高電平時，電流的方向改變為流進輸入端，后面邏輯門輸入級的多發射極三極管相當有兩個三極管并聯。流入的IIH就要加倍，其值與并聯端頭數有關。這樣，輸出低電平和輸出高電平兩種情況下，扇出系數可能是不同的。由于IIL的數值比IIH的數值要大很多，對于集成電路來說矛盾的主要方面在低電平扇出系數。所以，一般我們只需要考慮低電平扇出系數就可以了。 2.3.3.2 uOH= f（IOH）-輸出高電平負載特性曲線 在實際電路中拉電流是由前面的邏輯門流出的高電平負載電流，流向后面所接的邏輯門的輸入端。此時由于后面所接邏輯門的輸入三極管的發射結是反向偏置，IIH很小，所以拉電流也比較小。顯然它的測試電路應該如圖2.13(b)所示。 (a) 拉電流負載特性曲線 (b) 測試電路 圖2.13 拉電流負載特性曲線及測試電路 輸入端所加的低電平，是為了獲得輸出高電平，只不過拉電流是通過接向地線的一只電位器而獲得電流通路，調節的電位器可改變拉電流的數值。輸出高電平負載特性曲線的實測結果如圖2.13（a）所示，其基本規律是隨著拉電流的增加，輸出高電平下降，當uOH=UOHMIN時所對應的拉電流值定義為輸出高電平電流的量大值IOHMAX。不同系列的邏輯電路，同一系列中不同的型號的集成電路，國家標準中對輸出電平電流的最大值IOHMAX的規范值的規定往往是不同的。比較常用的數值如下 標準TTL系列 IOHMAX=-400A 低功耗肖特基LSTTL系列 IOHMAX=-400A -400A前面的負號表示電流的方向是從集成電路流出的，正號表示電流是流進集成電路中的。 2.3.3.3 uo= f（uo）-電壓傳輸特性曲線 電壓傳輸特性曲線就是研究在邏輯門的輸入電壓變化時，邏輯門的輸出電壓是如何變化的。正常使用時，邏輯門的輸入是雙值邏輯信號，在研究電壓傳輸特性時，為了全方位的了解輸入和輸出的關系，所加的輸入信號是從零伏連續變化到電源電壓之值。電壓傳輸特性曲線的實驗電路如圖2.14所示，電壓傳輸特性曲線示于圖2.15之中。 圖2.14 實驗電路 圖2.15 電壓傳輸特性曲線 電壓傳輸特性曲線可以分為四個段落來說明。 AB段AB段基本上與X軸平行，相當輸入低電平，輸出高電平，與關態相當。 BC段稱為線性區。由于輸入的提高，輸入低電平電流有一部分開始流入VT2的基極，使VT2進入放大狀態，但IE2在R3上的壓降還不足以使VT5導通。此時VT3和VD4原來就是導通的，所以輸出將跟隨VT2集電極，即VT3的基極電位而變化。 CD段稱為過渡區。VT2的導通較強時，VT5也將開始導通，整個門電路的三極管均處于放大狀態，輸入的微小變化會引起輸出的強烈變化，CD段變化很陡。 DE段DE段基本上與X軸平行，相當輸入高電平，輸出低電平，與開態相當。由電壓傳輸特性，不僅可以知道與非門輸出高電平UOH和低電平UOL的值，而且還可以求出閾值電壓、關門電平、開門電平和輸入噪聲容限等重要參數。 閾值電壓UT 。電壓傳輸特性的過渡區所對應的輸入電壓，既是決定VT5管截止和導通的分界線，又是決定輸出高、低電平的分界線。因此，經常形象化地把這個電壓叫做閥值電壓或門檻電壓，并用UT表不。然而，過渡區所對應的輸入電壓，實際上有一定的范圍，所以嚴格地講，應當把閾值電壓定義為過渡區中uI=u0那一點所對應的輸入電壓值。 UT是一個很重要的參數，在近似分析估算中，常把它作為決定與非門工作狀態的關鍵值。當uIUT時，就認為與非門開啟，輸出為低電平UOL；當UIUT時，就認為與非門截止，輸出為高電平UOH。 關門電平和開門電平。定義輸出電壓下降到UOH下限值時，對應的輸入電壓稱做關門電平（Uoff）。顯然只有當uIUT時，uo才是高電平UOH。當uIUoff時，uo迅速下降到UOL。當uO剛剛降到UOL時，對應的輸入電壓定義為開門電平（Uon），Uon相當電壓傳輸特性曲線中D點對應的輸入電壓值。當uIUon 時，uO為低電平UOL。 由于電壓傳輸特性曲線中對應Uoff和Uon處是很陡的，所以Uoff與Uon不便于測量，此外電源、溫度的變化，也會影響Uoff和Uon，加上制造上不可避免的分散性，在工廠中不便通過這兩個參數的測試來確定每個邏輯門是否合乎標準。因此，技術規范確定，Uoff和Uon各讓出一定的電壓值，確定了輸入低電平最大值UILMAX和輸入高電平最小值UIHMIN以分別代替Uoff和Uon。當uIUILMAX時電路處于關態；當uIUIHMIN時電路處于開態。要注意UILMAX和UIHMIN是用于測試，而UT是用于分析，它們的概念相近，但用途不同。噪聲容限（Noise Margin）。由圖2.16和以上分析可知，當輸入低電平時，雖有外來正向干擾，但只要不超過UILMAX，電路的關態就不會受到破壞。輸入低電平時，允許的干擾電平范圍（UILMAX-UOL）稱為低電平噪聲容限UNL（或0）。同樣，當輸入高電平時，加上外來干擾，只要不低于最小輸入高電平，就不會破壞電路的開態。輸入高電平時，允許的干擾電平范圍（UOH-UIHMIN）稱為高電平噪聲容限UNH（或1），參閱圖2.16。 圖2.16 噪聲容限的概念 由圖2.16可知，TTL與非門的低電平噪聲容限為UNL=UILMAX-UOl=0.8-UOL，約在0.4V左右；高電平噪聲容限為UNH=UOH-UIHMIN=UOH-2，約在0.4V 左右。所以在TTL電路中，噪聲容限約在0.4V 左右。 2.3.3.4 TTL邏輯電路輸入端電阻負載特性曲線 在數字電路和脈沖電路中，與非門電路有時是作為反相放大器使用的。同時，TTL與非門輸入回路的電阻值，對門的狀態也有很大的影響。因此在討論實際的電路之前，很需要了解一下TTL與非門在這方面的一些性能。 TTL與非門當輸入端開路時（R=），相當于接高電平，于是uo=UoL；當輸入端對地短路時（R=0），相當于接低電平，于是uo=UoH。現在進一步討論當輸入端經過電阻接地時（見圖2.17），輸出端是高電平還是低電平？這要取決于所接電阻R的阻值，當電阻R大于一個被稱為開門電阻Ron的電阻時，輸入相當高電平，與非門輸出為低電平；當R小于一個被稱為關門電阻Roff的電阻時，輸入相當低電平，與非門的輸出為高電平。下面討論與非門的開門電阻Ron和關門電阻Roff的概念。 1關門電阻Roff 當與非門輸入端接有電阻R時，R=0，該支路中的電流即為IIS。當R稍有增加 (a)實驗電路 (b)輸入端負載特性 圖2.17 輸入端電阻對與非門工作狀態的影響時，R上的壓降也稍有增加，但這個壓降uI很小，仍能保持輸入低電平的狀態。隨著R的增加，uI不斷增加，當增加的某一數值時，R上的電位達到Uoff。輸出電壓就要開始從UOH下降，此時對應的電阻值稱為關門電阻Roff。當RRoff與非門處于關態。 當RRoff時，IR1經VT1發射結幾乎全部流入R，VT2此時處于截止狀態。若取TTL與非門的Uoff=1V，則可算出Roff。 當uI=Uoff時，R=Roff，可得 當R1=2.8kW，VCC=5V，UBE1=0.7V，Uoff=1V代入上式可得關門電阻Roff=0.85kW當RRoff=0.85 kW，與非門處于關態。 2開門電阻 如果把與非門輸入端的電阻R繼續加大，輸入電壓uI隨之增加，當uI增加到開門電平Uon時，與非門轉入開態，輸出低電平。此時，對應的電阻值就是開門電阻Ron。當RRon時，與非門處于開態。 由圖2.17(a)可知，當uI=Uon時，IR1這個電流將有一部分被分到VT2的基極，由于與非門的狀態剛剛由關態轉為開態，分流到VT2基極的電流還不算大。為了簡化計算，可忽略VT2的基流，仍可列出下式： 當uI=Uon時，R=Ron，推導后可得 將R1=2.8 kW、VCC=5V、UBE1=0.7V、Uon=1.8V代入上式可得開門電阻Ron=2 kW。當RRon=2 kW時，與非門處于開態。實際上由于有IB2的分流，對于R=2 kW，其上的壓降要小于1.8 V，為了保證與非門可靠地開啟（輸出低電平），R常取得比2 kW稍大些。一般常選Ron=2.5 kW。 R從零開始逐漸增大，uI也不斷增加，這一關系可用圖1.17（b）的輸入端負載特性曲線來描繪。要注意對不同系列的邏輯門，開門電阻和關門電阻的具體數值可能差別很大，所以取以上計算的臨界數值往往并不可靠。2.3.5 參數與指標 邏輯門的參數分為靜態參數和動態參數，或分別稱之為直流參數和交流參數。靜態參數有電壓參數、電流參數、電源參數，動態參數主要指時間參數，分述如下。 2.3.4.1 電壓參數 電壓參數在講特性曲線時已經基本上都提到了，現歸納如下。 UOHMIN輸出高電平電壓最小值； UOLMAX輸出低電平電壓最大值； UILMAX輸入低電平電壓最大值； UIHMIN輸入高電平電壓最小值。 2.3.4.2 電流參數 IOHMAX輸出高電平電流最大值（拉電流）； IOLMAX輸出低電平電流最大值（灌電流）； IIHMAX輸入高電平電流最大值； IILMAX輸入低電平電流最大值； IIH的測試電路如圖218所示，其它測試電路讀者可以根據被測試的參數的概念和要求自己確定。 2.3.4.3 電源參數 VCC電源供電電壓； 圖2.18 IIH的測試電路 ICCL輸出低電平電源電流； ICCH輸出高電平電源電流； P0靜態功耗。靜態功耗由下式計算得出 P0=0.5（ICCL+ICCH）VCC 要注意對于幾個相同的邏輯電路封裝在一起的產品，如四2輸入與非站CT74LS00，從電源端（14腳）測出的電流是四邏輯門的電流值，計算出來的功耗要除以4才是一個邏輯門的功耗。 2.3.4.4 時間參數 時間參數是動態參數，不同系列，不同型號差別較大，對邏輯門而言一般分為如下三個時間參數，具體參閱圖2.19。 tPHL輸出電壓從高電平變化到低電平相對于輸入電壓變化的延遲時間； tPLH輸出電壓從低電平變化到高電平相對于輸入電壓變化的延遲時間； tpd tPHL和tPLH的平均值 與非門平均傳輸延遲時間是指一個數字信號從輸入端輸入，經過門電路再從其輸出端輸出所延遲的時間，它反映了電路傳輸信號的速度。 為了測試方便，都以電壓波形擺幅的二分之一處為起始點去測量平均延遲時間。從輸入上升邊50%到輸出下降邊50%為止的時間叫做導通延遲時間tPHL；從輸入下降邊50%到輸出上升邊50%為止的時間叫做截止延遲時間tPLH。導通延遲時間和截止延遲時間的平均值稱為平均延遲時間（如圖2.19）標準TTL門的平均傳輸延遲時間的典型值約10ns。 圖2.19 輸出對輸入的時間延遲 2.4 其它類型TTL門 除了上面所介紹的TTL與非門外，還有許多其它類型TTL門電路，例如常用的或非門、與或非門、或門、異或門，集電極開路（OC）門以及三態門等。這些門的電路結構的基本部分與與非門差不多，本書就不一一介紹了，下面僅介紹其中二種。2.4.1 集電極開路門（OC門） 2.4.1.1 工作原理 將TTL與非門中的VT3、VD4去掉，就得到集電極開路（Open Collector）門，如圖2.20所示。由于VT5的上拉部分VT3、VD4去掉，VT5將不能得到高電平，為此OC門在工作時必須在輸出端與電源之間接一個電阻，這個電阻稱為上拉電阻。 由于上拉電阻的接入，又給OC門帶來一些特點，就是OC門的輸出端可以并聯。這在標準TTL系列的推挽輸出級（圖騰輸出級）是不允許輸出端并聯的，例如二個邏輯門的輸出端并聯，一個是高電平輸出，另一個是低電平輸出，因為處于開態的輸出管電阻很小，從另一個門就會有很大的拉電流流出，灌入處于開態的輸出管中。從而使輸出電壓值超出規定的邏輯電平，最后門的輸出即不是高電平，也不是低電平，在雙值邏輯系統中出現這種情況是不允許的。(a) OC門電路圖 (b) 國標符號 圖2.20 OC門電路及符號 與TTL與非門不同的是，它可以將幾個OC門的輸出端連在一起，公用一個集電極負載電阻Rc，只要Rc的阻值大小合適，電路就可正常工作。當然也可一個門單獨使用。當幾個OC門的輸出端連在一起時，圖2.21中給出了兩個OC門連接的情況。門G1的輸出，門G2的輸出。現在兩個門的輸出端連在一起后，只要其中有一個輸出低電平，總的輸出就是低電平。只有兩個門都輸出高電平時，總的輸出才是高電平。這相當于“與”的邏輯關系，這個與邏輯關系是在輸出線上實現的，稱為“線與”。所以有 由摩根定理可以確定OC門的輸出與各與非門的輸入之間滿足與或非的邏輯關系，即 圖2.21