NV612XGaNFast?功率半導體器件的熱處理

最新的納微GaNFasl?電源集成電路NV6123/25/27,集成在6mmx8mm的

QFN封裝內。這個封裝增加了一個大的冷卻片，用于降低封裝的熱阻和提高散

熱性能。

’這種封裝使高密度電源的設計更加可靠，特別是對于沒有氣流的全封閉充電

器和適配器應用中。能夠充分利用這些熱效益，就必須在PCB布局、熱接口和

散熱，全部設計妥當。正確的熱管理可以最大限度地提高使用GaN功率電路時

的效率和功率密度。

木文介紹PCB布局指南和示例，以幫助設計師設計；提供NV612X(3萬/7)

的封裝圖，供工程師朋友設計電源layout使用。

概述

普遍的NV6113/15/17GaN功率器件(QFN5x6mm)設計在各種高密度PD電

源。對于具有更具挑戰性的熱環境的設計，這個更大的QFN6x8mmGaN功率器

件產品能更有效地去除熱量。新的6x8mmQFN封裝的集成電路引腳包括(見圖

1)漏極(D)、源極(S)、控制管腳和一個大的冷卻片(CP)o

SourcePins(S)CoolingPad(CP)

<eControl

灣Pins

DrainPins(D)

PQFN6x8mm

(BottomView)

圖1帶有CP的MV6125GaN功率IC

控制管腳柵極驅動和GaN功率FET的開/關控制，并且外部功率轉換電珞的

人部分開關電流從漏吸流過GaN功率FET,并流向源管腳。一小部分開關電流

確實流過芯片的硅襯底，并通過襯底流出。在封裝內部，集成電路直接安裝在冷

卻片上。圖2所示。

圖2NV6125工作原理電流示意圖圖3帶CP的NV6125PCB示意圖

因此，GaN功率管的功率損耗產生的熱量必須通過冷卻片(CP)、焊料和

PCB排出。圖3所示；盡可能多地使用銅來連接裝焊接層增加散熱面積是有幫

助的。使用熱通孔將熱量傳遞到PCB的另一側或具有大銅平面的內層，然后在

那里進行擴散和冷卻。冷卻片連接到芯片基板，芯片基板可以相對于源極電平浮

動+/-10V。對于使用電流檢測電阻的應用（CS采樣），冷卻片可以連接（圖4）

到源極引腳（在電流檢測電阻RCS的頂部），或者連接到PGND以獲得額外的

PCB散熱面積。

圖4帶有冷卻片的簡化示意圖（連接到源極和連接到PGND）

PCB指南（不帶CS檢測電阻）

在設計氮化線GaN功率電路的PCB版圖時，為了達到可接受的器件溫度，

必須遵循兒個準則。

必須使用熱通孔將熱量從頂層IC焊盤傳導到底層，并使用大面積銅進行

PCB散熱。

以下布局步驟和說明了最佳實踐布局，以實現最佳的IC熱性能。

1）將GaNIC6x8mmQFN封裝在PCB頂層。

2）將控制所需的附力口SMD部件放置在頂層（CVCC、CVDD、RDD、DZ）。

將SMD部件盡可能靠近IC引腳！

3）布置SMD部件、走線連接全部在頂層。

4）在冷卻片和側邊的頂層放置大片銅區域。

5）在冷卻片內部和側邊放置熱通孔。

6）在所有其他層（底部、midi、mid2等）上放置較大的銅區域。

V(xPWM

▼▼

GaNFaatIII]LJirge

PowerICthermal

5x8mmcopper

areas

PoolingPGNO

PadDrain

connection

EH

(b)RouteDrainpins,Sourcepins,CPpad,SMD

components,andplacelargecopperareasontoplayer

Laryethermal

copperarea

OOOO

ThermalVlasOOOOOOOOOOonbottom

OuterDia■0.65mmOOOOandmia

ooooooOOOO

Hole-0.33mmooooooOOOOlayers

Pitch=0.925mmooooooOOOO

oooooo----

WallThickness■1mil0(ooooo

OO

OO

（c）Placethermalviasinsidecoolingpadandsides（d）Placelargacopperareasonbottoc館y^rs

PCB指南（帶CS檢測電阻）

當使用放置在電源和PGND之間的電流檢測電阻Res時，浮動冷卻片允許

PCB銅區延伸穿過電流檢測電阻Res并直接連接到PGNDo

當設計帶有CS檢測電阻的PCB時，應遵循以下步驟：

1）將GaNIC6x8mmPQFN封裝在PCB頂層。

2）將控制所需的附力口SMD部件放置在頂層（CVCC、CVDD、RDD、DZ）。

將SMD部件盡可能靠近IC引腳！

3）在頂層布置SMD組件、控制管腳、排水管腳和源管腳的連接。

4）在冷卻片和側邊的頂層放置大型銅區域。

5）在冷卻片內部和側邊放置熱通孔。

6）在所有其他層（底部、midi、mid2等）上放置較大的銅區域。

7）用通孔將冷卻墊銅區電位連接到PGND。

thermal

(a)PlaceandrouteGaNICandSMDontoplayer(b)Placela’gecopperareaatcoolingpadandsides

Largecopper

areason

bottomand

O—

midlayerseb^coO

Therma]VtetoO—

。。oo

oO—

。

OuterDia-0.65mmConnect。。o

oO—

。

Hole=0.33mmcoolingpad。。o

ooO—

。

。

Pitch-0.925mmpotentialto。ooO—

。

。-。

WallThickness=1milPGNDwith---nOJ

vias"iiiiiii

Stretchextra

copperarea

acrosstoPGND

(c)Placethermalviasinsidecoolingpadandsides(d)Placelargecopperareasonbo*.rn?d

layers.ConnectcoolingpadpoteruJjPGM).

NV6125與NV6115熱比較

在65w高頻準諧振反激演示板上測試和比較了NV6125（6x8mm）和NV6115

（5x6mm）的熱性能。兩個部分在相似的交流輸入、直流輸出和效率條件下進行

了測試。通過遵循推薦的PCB布局指南，對兩個GaN功率IC的PCB布局進

行了優化。

Q2

NV612x(3/5/7)NV611x(3/5/7)

QFN6mm*8mmQFN5mm*6mm

結果表明，在低壓AC90V輸入和滿負荷條件下，NV6125在其外殼溫度降

低9.4攝氏度。

a)NV6115(90VAC.100%Load)a)NV6125(90VAC.%皿⑦

NV6125vsNV6115ThermalComparison(65WHFQR,Ta=25C)

NV6115NV6125

dTCASE

VACInput

T-T

EFFTempEFFTempNV6125NV6115

90VAC92.9%89.6C93.0%80.2C.J4。

產品選擇指南

下表顯示了納微針對不同電路拓撲和功率水平的GaN器件選型建議（僅限

典型）。

拓撲架構三30WJ45W|65W150W3300W|

NV6115or

QRANV6113—NV6125“N/A。NI2

NV6123P

恒跑回悶

NV6113(HS)Mil氯HS)

ACF“NV6115(LS)N/A。N/A。

NV6113(LS)NV6125(LS).

orNV6252

PFC(CrCM)-N/A-NIA；N/A~NV6127。NV6127X2?；

NV6113(HS)MV611.5IHS).

LLC-N/A”N/A-NM??a^

NV6113(LS,%V6115fLs卜

附：GaN功率器件芯片級熱管理技術研究進展

作為新一代固態微波功率器件的代表，GaN半導體具有高二維電子氣濃度、

高擊穿場強、高的電子飽和速度等特點，在微波大功率器件應用領域有較第一、

二代半導體材料顯著的性能優勢，其輸出功率密度可以幾倍甚至十幾倍于GaAs

微波功率FET,滿足新一代電子產品對更大功率、更高頻率、更小體積微波功率

器件的要求，被廣泛應用于雷達系統、通信系統等軍民領域［1-2］。然而，隨著器

件小型集成化的發展，現階段在GaN基功率器件的研制和應用進程中，GaN器

件在高功率狀態下的可靠性面臨嚴峻挑戰，導致其大功率性能優勢遠未充分發

揮。其主要原因之一是GaN微波功率芯片在工作時存在自熱效應，且隨功率的

增大而增加，加大了在輸出大功率的同時在芯片有源區的熱積累效應，導致GaN

器件輸出功率密度以及效率等指標迅速惡化，使其大功率性能優勢遠未充分發

揮?？梢哉f，散熱問題已經成為限制GaN微波功率器件技術進一步發展和應用

的主要技術瓶頸之一［1-7］。而受GaN器件襯底和外延材料本身導熱能力所限，

傳統封裝級散熱技術無法有效解決這一問題，必須從GaN器件內部入手提升其

近結區的熱傳輸能力，因此，芯片級的高效散熱技術研究成為業內的主要研究熱

點和急需解決的重要問題之一。

本文針對GaN功率器件的散熱問題進行簡要介紹，揭示GaN器件熱瓶頸的

原因。并對近年來國外正在開展的GaN功率器件芯片級先進散熱技術進行評述,

針對每種技術的散熱機理、設計方案、工藝途徑及研究進展情況進行系統的概括

和分析，闡述了芯片級熱管理的技術現狀和發展方向。

1GaN功率器件的熱瓶頸

盡管GaN功率器件具有極高的輸出功率能力，但現階段的應用(主要為

GaNHEMT和功放MMIC)因其熱效應問題導致輸出功率密度僅在3?5W/mm,遠

低于其實驗室驗證的42W/mm,可以看出，GaN半導體特有的大功率性能優勢

遠未充分發揮。這是由于GaN功率器件在工作時其溝道區域內不可避免地產生

熱功耗，這種內熱功耗的積累導致芯片的結溫升高，在高源漏偏置電壓下器件就

會出現輸出特性衰減現象，被定義為“自熱效應”，其功率密度越大，“自熱效應”

越明顯［5-10］.因此，如何解決其溝道區熱功耗積累問題是提升其功率特性的主

要途徑。

圖1GaN器件熱瓶頸：(a)熱源區結構；：b)熱分布示意圖

通常在GaN半導體微波功率器件中，其溝道區位于芯片有源區的源漏位置

下端區域，其熱功耗的集中主要在溝道區的柵位置下端偏漏區域，其尺寸一般小

于Wm,只占整個半導體芯片面積的極小的部分，即功耗的集中區即為熱源區，

如圖1(a)所示［5-10］。針對傳統的SiC襯底GaN器件，其工作時熱源區的熱量主

要是通過芯片內部的GaN外延層、SiC襯底層傳遞至芯片封裝的熱沉上進行耗

散，依據DARPA的研究若將芯片和封裝熱沉作為一個整體，其芯片內部的熱傳

遞熱阻占整體傳熱熱阻的50%以上,如圖1(b)所示［5-13］。SiC襯底和GaN外延

材料本身導熱能力所限制，該結果也表明即使封裝級的散熱能力極好，也難以解

決其芯片在大功率條件下的有源區熱積累。因此，如何提升GaN芯片內部的熱

傳遞能力，尤其是熱源區附近的傳熱能力成為解決其功率器件熱瓶頸和實現大功

率特性的關鍵途徑。

2芯片級散熱技術

由于GaN芯片的微納結構尺度和電路的功能性導致其芯片級的散熱技術開

發極為困難，國際.上在電子器件熱管理領域的開發上升至芯片層級的系統研究最

早是在2011年，由美國DARPA進行頂層的項目設計和牽引支助，其目的解決

GaN器件的熱瓶頸問題。從目前各研究結構報道的技術途徑來講，主要分為兩

類：一是將高導熱材料與芯片片內的熱源區進行集成，增大芯片內部的熱傳遞能

力，有效抑制熱積累，屬于被動散熱技術;二是將液體引入芯片內部的熱源區附

件，通過和液體的熱交換，有效將熱源區的熱量帶走，該技術屬于主動散熱技術。

主動散熱和被動散熱途徑因結構設計和工藝開發的不同分為以下四大類。

2.1金剛石襯底GaN散熱技術

金剛石襯底GaN器件散熱技術最開始源于2011年DARPA啟動的

NJTT(Ncar-junctionthcr-maltransport)熱管理項目，其概念是利用高熱導率的金剛

石材料替換傳統GaN大功率器件的SiC襯底，增大其芯片內部的熱傳輸能力，

旨在使其輸出功率密度達到傳統的芯片3倍以上，解決GaN近結區的熱積累，

提升其器件的大功率特性和可靠性，被認為是下一?代的GaN器件的最佳選擇。

然而該技術的實現依然面臨挑戰，主要包含三個方面：1)從原有襯底上將GaN

外延層進行高質量、完整性的剝離技術;2)在GaN外延層上進行100Mm的金剛石

襯底生長或異質鍵合的技術;3)實現超低的生長或異質鍵合的界面然阻

(GaN/Diamond)o針對上述的技術挑戰，多組研發團隊開展深入研究，以求技術

突破，目前主要有以下兩個途徑。

基于GaN外延生長金剛石技術。利用該技術實現金剛石襯底GaN器件是由

Raytheon和TriQuint的研發團隊提出，其技術過程為利用Si基GaN外延層，采

用臨時鍵合將Si襯底及其高界面熱阻層(GaN/Si)移除，隨后在GaN外延層上直

接生長的金剛石多晶材料，實現金剛石襯底的GaN結構，如圖2(a)司(b)

所示［6-10］。該技術途徑開發難點是實現高質量的金剛石多晶的生長，其研發團

隊采用HFCVD和MPCVD方式生長技術，并引入幾納米的過渡層，近而保證金

剛石及其和GaN界面的質量，實現其襯底的高熱導和界面的低熱阻特性。

Raytheon利用該技術成功研制出金剛石襯底GaNHEMT,在RF模式下實現了

3.87倍于傳統SiC襯底的GaN器件的功率密度［如圖2(c)所示且其金剛石

和界面熱阻可低至29m2K/GW。TriQuint團隊也報道了其研究成果，在DC模式

下，研制的金剛石襯底GaN晶體管的輸出功率是其傳統SiC襯底和Si襯底的2.2

倍和3.4倍［9-10］。可以看出該技術在散熱能力方面體現出極為突出的優勢，但

是無論Raytheon和TriQuint的研究結果都遇到了金剛石襯底GaN晶體管的高漏

電現象，該現象導致低的增益和擊穿電壓，限制了其大功率高效能的應用。其研

究報道顯示導致該現象的原因尚不完全清楚，但可以通過其工藝和結構的優化降

低該漏電現象，且認為以SiC基GaN外延層制備生長的金剛石襯底GaN器件會

有效提升該缺陷，是其研發團隊后續探索的問題。

基于異質鍵合技術。利用該技術實現金剛石襯底GaN器件的途徑是由

BAESystems的研發團隊提出和開發，其技術過程為利用SiC基GaN外延層，采

用臨時鍵合將SiC襯底及其界面熱阻層(GaN/SiC)移除，隨后利用異質鍵合的技

術將GaN外延層和金剛石多晶襯底進行直接粘接，近而實現金剛石襯底的GaN

結構，如圖3(a)所示。該技術途徑開發難點是實現低溫、高質量界面的異質鍵合

工藝開發，其研發團隊采用的是在GaN外延層和金剛石襯底上分別蒸發粘接介

質，在特定的工藝條件下進行異質鍵合，為了保證其鍵合質量，其兩個鍵合面的

粗糙度要求小于Inm,其鍵合過程中的溫度可低至150℃,充分保證了該技術和

器件制備技術的兼容性，但是其鍵合工藝和鍵合介質并未報道［12-13］。依據上述

的設計途徑，BAESyst6ms成功研制出金剛石襯底GaNHEMT,如圖3(b)所示，

實現了UW/mm的RF輸出功率密度，是該結構下傳統SiC襯底GaN器件的總

輸出功率密度的3.6倍［12-13］。該技術優勢是其金剛石襯底可以單獨制備，有效

保證其金剛石襯底的高導熱特性，但其散熱能力嚴重受鍵合界面層的質量影響，

其最小值可達35m2K/GW,相對于直接生長技術，該界面熱阻較高，也是后續

該技術的研究重點。

2.2金剛石嵌入式散熱柱技術

金剛石嵌入式散熱柱技術也是基于NJTT熱管理項目，其概念是將高熱導率

的金剛石材料嵌入到GaN器件有源區下端的SiC襯底的中，使金剛石接近熱源

端，使熱源區域熱量通過金剛石散熱柱有效熱擴散，進而解決GaN近結區的熱

積累，其結構如圖4(a)所示。該技術主要是由NorlhropGrum-manAS提出并進行

探索開發，其技術路徑是利用SiC基GaN器件，在其有源區下端的區域對SiC

襯底進行深度刻蝕，并采用生長的技術對刻蝕孔進行金剛石材料的生長，實現金

剛石嵌入式散熱柱結構。該散熱結構可以認為是金剛石襯底GaN散熱技術的一

種妥協，不改變SiC襯底GaN的結構，僅在熱源區下端嵌入金剛石柱，可有效

解決金剛石襯底GaN結構因整片轉移、異質鍵合或生長引起的GaN外延層的質

量、界面熱阻及應力等技術問題。但從理論上分析該技術在散熱能力和效果上相

對金剛石襯底GaN散熱結構有一定差距。目前NorthropGrummanAS對該技術的

實現工藝進行了開發，如圖4(b)所示，其關鍵技術是微米級刻蝕孔的金剛石散熱

柱的生長，和美國NavalResearchLaboratory合作開發了MPCVD的生長技術，采

用種子層引晶生長途徑解決其高徑深比的金剛石柱生長問題，其金剛石和SiC襯

底接觸區域的界面熱阻低至9.5m2K/GW,金剛石散熱柱的熱導率高達

1350W/mK,遠高于其SiC襯底的理論熱導率490W/mK［14-16］。但是到目前為

止，NorthropGrum-manAS并未有金剛石嵌入式散熱柱結構GaN器件的散熱試

驗驗證報道。

2.3高導熱鈍化層散熱技術

高導熱鈍化層散熱技術是由美國NavalRe-searchLaboratory在2012年繼

DARPA的實施的芯片級熱管理之后提出的，目的也是解決GaN器件熱積累，提

升其大功率特性和高可靠性問題。其結構設計如圖5(a)所示，是利用金剛石薄膜

材料替換原有源區的傳統鈍化層SiNx材料，利用金剛石薄膜的高導熱特性，增

加其熱源區的橫向熱傳遞能力，有效避免有源區的熱積累。該技術的優勢是并不

改變現有的GaN器件的制備技術，僅在現有的技術上增加高導熱薄膜鈍化工藝

即可。該技術主要是由NavalResearchLaboratory提出，并聯合Universityof

Bris-tol.UniversidadPolitecnicadeMadrid及Massachu-settsInstituteofTechnology

等高校和研究機構共同探索開發，其采用的技術珞徑是基于傳統的Si基GaN器

件，在有源區的柵兩側采用MPCVD的生長技術進行納米級金剛石薄膜層的生

長，實現高導熱鈍化層散熱結構，如圖5(b)所示。并制備了對應的GaN器件，

驗證實現了10W/mm功率密度，在5W/mm功率時該散熱結構比常規的GaN器

件結溫降低20%,隨著功率密度的增大其散熱優勢愈加明顯［如圖5(c)所

示］與此同時，該研究團隊在該研究基礎上正在嘗試有源區整個柵結構

也采用金剛石材料來制備，以求達到更為突出的散熱能力。

2.4片內微流冷卻散熱技術

片內微流冷卻散熱技術源于2013年DARPA啟動的ICECool

(Intra-chipembcddedcooling)熱管理項目，其概念是在芯片的襯底中直接制造微流

道，將流體引入其中進行交換散熱。其目的是針對高性能大功率雷達和超級計算

中心的發展應用，旨在提升其芯片的熱傳輸特性，使其滿足lkW/cm2的散熱能

力［20-28］。由于該技術的創新性和顛覆性極大，其微流道的設計、管控技術、及

其工藝開發的途徑較多，因此DARPA支助的團隊較多，且每組團隊針對的技術

問題和實現的途徑不同，目前，該技術的研究開發主要體現為以下三種：

(1)基于SiC襯底的片內微流散熱技術。該技術途徑由LockheedMartin研發

團隊提出，其過程是在SiC襯底的內部刻蝕微流道，并采用單項流進行散熱，如

圖6所示。其技術管控途徑的設計是利用SiC襯底背面和熱沉的流道相結合的方

式，使熱沉中的流體通過分流直接流經芯片熱源區域下端的SiC襯底，而內部流

體則采用的是冷凍液，近而實現芯片近結區的高效熱交換冷卻的目的，如圖6(a)

所示。該技術途徑的難點是熱沉中微流道和襯底中微流道的協同設計和微流體的

管控，針對該技術難點的控制報道中并未詳細說明。同時該團隊基于射頻功率器

件，將該技術進行了GaNMMIC的應用驗證研究，滿足其熱源區域的熱流密度

達30kW/cm2,芯片的熱流密度達lkW/cm2的目的，達到了5倍于同等結構芯

片的熱流密度，實現了在同等功率條件下熱阻降低四倍的效果，如圖6(b)所示

［22-24］o該技術的研究主要是減少射頻功率器件的近結溫度，提升其性能、壽命

和可靠性。

圖8(a)熱設計結構Mb)制片r之Me)器件結Kh(d)

敢焰使力

(2)基于金剛石襯底的片內微流散熱技術。該技術途徑由Raytheon研發團隊

提出，其技術途徑設計為在GaN器件柵區下端的近結區的金剛石襯底中進行刻

蝕微流道，并采用硅襯底進行鍵合密封和微流管控，微流體通過硅襯底的分流進

入芯片的金剛石襯底有源區熱源附近直接進行熱交換散熱，如圖所示7(a)所示。

其金剛石襯底和硅襯底的互連采用了兩種技術途經，如圖7(b)所示，第一種途徑

是利用焊料進行焊接密封，焊接層約2.即m