數字技術基礎第五章組合邏輯電路的應用板塊組合邏輯電路的應用

內容簡介第五章組合邏輯電路的應用

設置變量基本運算電路真值表邏輯表達式邏輯電路應用編碼器譯碼器數據選擇器和數據分配器章節第五章組合邏輯電路的應用第一節基本運算電路第二節編碼器輯第三節譯碼器第四節數據選擇器和數據分配器

第一節基本運算電路

半加器第一節基本運算電路

在非常短的時間里實現大數量的二進制數相加是現代電子數據處理的一個主要標志，這種可能性的實現基于一個非常簡單的電路—半加器。半加器第一節基本運算電路由此可知，1+1的結果必須有和S以及進位C兩個數位。以加數A、B為輸入，以和S以及進位C為輸出的電路稱為半加器。最簡單的加法是兩個一位的二進制數相加，它們的取值只能是“0”和“1”。一位二進制數的加法運算為0＋0＝00＋1＝11＋0＝11＋1＝10第一節基本運算電路兩輸入端半加器真值表如下表所示。真值表加數和進位0000011010101101邏輯表達式（輸入、輸出關系）

第一節基本運算電路和：進位：

邏輯電路和符號半加器邏輯電路如下圖所示。第一節基本運算電路邏輯電路和符號第一節基本運算電路半加器國際邏輯符號如下圖所示。注意：半加器是能處理兩個一位二進制數相加的電路，但其產生的進位無法被下一級半加器接受。

全加器第一節基本運算電路全加器是一個具有三個輸入端和兩個輸出端的電路。第三個輸入端作為“進位輸入端”，這個輸入端用作單個全加器與整個計數器電路的連接。第一節基本運算電路

設輸入端加數、被加數和前級進位為Ai、Bi和Ci－1，輸出端和為S、進位為Ci，全加器真值表如下表所示。真值表AiBiCi－1SCi0000000110010100110110010101011100111111邏輯表達式（輸入、輸出關系）

第一節基本運算電路和：進位：全加器進位Ci卡諾圖根據卡諾圖化簡得到邏輯表達式（輸入、輸出關系）

第一節基本運算電路邏輯電路和符號全加器邏輯電路如下圖所示。第一節基本運算電路邏輯電路和符號第一節基本運算電路全加器國際邏輯符號如下圖所示。全加器的實現

第一節基本運算電路由進位：可知，一個全加器可用兩個半加器和一個或門來實現，具體電路如下頁的圖所示。兩個半加器組成的全加器電路第一節基本運算電路全加器的連接第一節基本運算電路為能夠實現n位二進制數相加，必須用n個全加器來形成一個n位加法器。請同學們補充完整下頁四位二進制加法器方框圖中顯示的一個四位二進制數的全加器電路。第一節基本運算電路應用第一節基本運算電路

常用全加器有TTL

SN7482和SN7483，它們分別是兩位和四位全加器，其引腳圖如下頁的圖所示。SN7482引腳圖第一節基本運算電路SN7483引腳圖第一節基本運算電路

第二節編碼器第二節編碼器

使用十進制的設備是我們熟悉并且習慣了的。在許多數字電路中，數字是用十進制數字輸入的，但在實際電路中卻需要用二進制數來進行運算，所以先將十進制數轉換至二進制碼或BCD碼是首先要解決的問題。例5-1試設計一個8線對3線的編碼器。二進制編碼器解：①設輸入8線分別為D0、D1…D7，輸出3線分別為A2、A1、A0。②列出真值表，如下頁的表所示。第二節編碼器8線對3線編碼器真值表D0D1D2D3D4D5D6D7A2A1A01000000000001000000001001000000100001000001100001000100000001001010000001011000000001111第二節編碼器③根據真值表，列出邏輯表達式為A2=D4+D5+D6+D7A1=D2+D3+D6+D7A0=D1+D3+D5+D7④根據邏輯表達式畫出邏輯電路，如下頁中的圖所示。第二節編碼器8線對3線編碼器邏輯電路第二節編碼器這種編碼器輸入端只允許有一根輸入線是“1”，如出現2個或更多的“1”，該編碼器則不能正常工作。為了避免上述情況發生，目前市場供應的編碼器輸入都具有優先順序，即編碼器只接受優先級別最高的一個輸入信號，而對其他輸入信號不予考慮，具有這種功能的編碼器為優先編碼器。第二節編碼器例5-2試寫出8線對3線的優先編碼器的真值表，假設指定最大數目的輸入線具有最高優先權。①設輸入8線分別為D0、D1…D7，輸出3線分別為A2、A1、A0。第二節編碼器優先編碼器解：②列出真值表。第二節編碼器第一列：D0=1，則D1~D7因為具有最高優先權真值表，皆為0，不可為1。第二列：D1=1，則D2~D7因為具有最高優先權真值表，皆為0，不可為1；而D0=×，因為其優先權低于D1，所以可為0或1。其他列類推。具體如下頁的表所示。8線對3線優先編碼器真值表D0D1D2D3D4D5D6D7A2A1A010000000000×1000000001××100000010×××10000011××××1000100×××××100101××××××10110×××××××1111第二節編碼器編碼器必須有九個輸入端和四個輸出端。這是因為在BCD碼中十進制數字0用0000來表示，這樣就可省去十進制數字0的輸入端，所以只需要九個輸入端。第二節編碼器十進制數轉換為BCD碼的編碼器其對應的真值表和邏輯電路圖如以后的表格和圖所示。十進制數轉換BCD碼編碼器真值表第二節編碼器D0D1D2D3D4D5D6D7D8D9A3A2A1A010000000000000×1000000000001××100000000010×××10000000011××××1000000100×××××100000101××××××10000110×××××××1000111××××××××101000×××××××××11001十進制數轉換BCD碼編碼器邏輯電路第二節編碼器

10線-4線優先編碼器如圖所示，該編碼器IC輸入和輸出均是低電平有效，輸出為BCD碼。第二節編碼器常用編碼器IC引腳

8線-3線優先編碼器如圖所示，該編碼器IC輸入和輸出是低電平有效。第二節編碼器

第三節譯碼器譯碼是編碼的逆過程，譯碼器的作用是把二進制數碼還原成給定的信息符號（數符、字符、運算符或代碼等）輸出。譯碼器可分為全譯碼器、部分譯碼器和七段譯碼器等。第三節譯碼器二進制譯碼器又稱全譯碼器，它的特點是：若有m個輸入線，則對應2m個輸出線。常見的芯片有2線-４線譯碼器、3線-８線譯碼器、4線-16線譯碼器等。二進制譯碼器第三節譯碼器例5-1試設計一個2線-4線的譯碼器。解：①設輸入線為X、Y，輸出線分別為D0、D1、D2、D3。②列出真值表，如下表所示。使每一種輸入組合，均有一個相對應的輸出線。第三節譯碼器XYD0D1D2D3001000010100100010110001③根據真值表，列出邏輯表達式為④根據邏輯表達式畫出邏輯電路，如下頁

的圖所示。第三節譯碼器2線-４線譯碼器邏輯電路第三節譯碼器解：第三節譯碼器例5-2試設計一個3線-8線的譯碼器。①設輸入線分別為X、Y、Z，輸出線分別為D0、D1、D2…D7。②列出真值表，如下頁的表所示。每種輸入組合，均只有一個相對應的輸出端有信號輸出。第三節譯碼器3線-8線譯碼器真值表XYZD0D1D2D3D4D5D6D70001000000000101000000010001000000110001000010000001000101000001001100000001011100000001第三節譯碼器③根據真值表，列出邏輯表達式為④根據邏輯表達式畫出邏輯電路，如下頁

的圖所示。第三節譯碼器3線-8線譯碼器邏輯電路第三節譯碼器下圖所示74LS138是3線-8線譯碼器集成電路的外引線功能圖，其中A、B、C為3路輸入端；Y0…Y7為8路輸出端；G2A、G2B、G1為3個使能端；UCC和GND分別接電源和接地。第三節譯碼器部分譯碼器的特點是：有m個輸入線，對應有少于2m個輸出線。常見有4線-10線譯碼器。部分譯碼器第三節譯碼器解：第三節譯碼器例5-2試設計一個BCD碼轉換十進制碼的譯碼器。①設輸入線分別為W、X、Y、Z，輸出線分別為D0、D1、D2…D9。②列出真值表，如下頁的表所示。使每一種輸入組合，均只有一個相對應的輸出線。第三節譯碼器BCD碼轉換十進制碼的真值表WXYZD0D1D2D3D4D5D6D7D8D900001000000000000101000000000010001000000000110001000000010000001000000101000001000001100000001000011100000001001000000000001010010000000001第三節譯碼器③根據真值表，列出邏輯表達式為④根據邏輯表達式畫出邏輯電路，如下頁

的圖所示。第三節譯碼器BCD碼轉換十進制碼

譯碼器邏輯電路第三節譯碼器常用的74LS42——4線-10線譯碼器IC的引腳如下圖所示。第三節譯碼器目前常用的發光二極管數碼管要顯示0～9的數字多為七段構成，這些段分別用字母a、b、c、d、e、f、g表示。七段顯示器有共陽極結構和共陰極結構之分。常見的七段顯示器外觀和結構圖以及共陰極和共陽極的結構如下頁的圖所示。七端顯示譯碼器第三節譯碼器七段顯示器外觀和結構圖第三節譯碼器共陰極和共陽極七端顯示器結構圖第三節譯碼器SN7447集成電路第三節譯碼器

SN7447集成電路引腳功能和字符形成如以后各頁的圖所示。其中：

輸入端為A、B、C、D（輸入信號為4線BCD碼）；輸出端為a…g（輸出為7段，“1”電平有效）；LT端為測試燈輸入端；RBO端為動態滅燈輸出端；RBI端為動態滅燈輸入端；引腳8和16為接地端和工作電源接入端。SN7447引腳圖第三節譯碼器SN7447字符顯示圖第三節譯碼器第三節譯碼器CD4311集成電路第三節譯碼器

CD4311集成電路引腳功能符號和字符形成如以后各頁的圖所示。其中：

輸入端為A、B、C、D（輸入信號為4線BCD碼）；輸出端為a…g（輸出為7段，“0”電平有效）；LT端為測試燈輸入端；

引腳8和16為接地端和工作電源接入端。CD4311引腳圖第三節譯碼器第三節譯碼器CD4311字符顯示第三節譯碼器第三節譯碼器解：例5-6試設計一個共陰極式七段顯示器譯碼器。①設輸入線分別為A、B、C、D，輸出線分別為a、b、c、d、e、f、g

。②列出真值表，如下頁的表所示。使一個七段顯示器只能表示一個位數，所有超過9的數字均用“×”表示。七段顯示譯碼器真值表第三節譯碼器ABCDabcdefg000001111110100010110000200101101101300111111001401000110011501011011011601101011111701111110000810001111111910011110011101010×××××××111011×××××××121100×××××××131101×××××××141110×××××××151111×××××××第三節譯碼器③根據真值表，列出邏輯表達式。a=∑m(0,2,3,5,6,7,8,9)+∑d(10,11,12,13,14,15)b=∑m(0,1,2,3,4,7,8,9)+∑d(10,11,12,13,14,15)c=∑m(0,1,3,4,5,6,7,8,9)+∑d(10,11,12,13,14,15)d=∑m(0,2,3,5,6,8)+∑d(10,11,12,13,14,15)e=∑m(0,2,6,8)+∑d(10,11,12,13,14,15)f=∑m(0,4,5,6,8,9)+∑d(10,11,12,13,14,15)g=∑m(2,3,4,5,6,8,9)+∑d(10,11,12,13,14,15)卡諾圖化簡第三節譯碼器卡諾圖化簡第三節譯碼器卡諾圖化簡第三節譯碼器卡諾圖化簡第三節譯碼器卡諾圖化簡后的邏輯表達式第三節譯碼器第三節譯碼器④按照卡諾圖化簡后得到的邏輯表達式畫出邏輯電路圖。第三節譯碼器第三節譯碼器

第四節數據選擇器和數據分配器

數據選擇器第四節數據選擇器和數據分配器在現實生活中，有許多信號需要遠距離傳輸，為了節省傳輸通道（傳輸線），人們在傳輸器的端口連接一個數據選擇器。這樣可以顯著減少線路費用和線路中斷的故障源。從原理上說，選擇器與機械開關相似。數據測量顯示儀第四節數據選擇器和數據分配器數據測量顯示儀上圖所示是一個數據測量顯示儀。A…H是被測數據輸入端；A0…A2是地址輸入端，可用來控制輸入端中某一路的數據送到顯示器中；顯示器用于顯示某一路的數據。第四節數據選擇器和數據分配器選擇器是輸入端通過有目標的編址來選擇，使每一時刻僅有一個信號源的數據經過傳輸線傳輸。常用的IC選擇器引腳功能如以后幾頁的圖所示，其中：74LS157代表2線對1線的選擇器，74LS153代表4線對1線選擇器，74LS151代表8線對1線選擇器，74LS151代表16線對1線選擇器。第四節數據選擇器和數據分配器（a）74LS157引腳圖第四節數據選擇器和數據分配器（b）74LS153引腳圖第四節數據選擇器和數據分配器（c）74LS151引腳圖第四節數據選擇器和數據分配器（d）74LS150引腳圖第四節數據選擇器和數據分配器解：例5-7試設計一個2選1的選擇器。①設輸入線為I0、I1，輸出線為Y，地址線為A。②列出真值表。當A=0時，由I0輸入端傳送到Y輸出端；當A=1時，由I1輸入端傳送到Y輸出端。第四節數據選擇器和數據分配器2選1選擇器真值表AY0I01I1第四節數據選擇器和數據分配器③根據真值表，列出邏輯表達式。④由邏輯表達式畫出邏輯電路，如下圖所示。第四節數據選擇器和數據分配器第四節數據選擇器和數據分配器解：例5-8試設計一個4選1的選擇器。①設輸入線為I0、I1、I2、I3，輸出線為Y，地址線為A1和A0

。②列出真值表：當A1A0

=00、01、10、11時，分別由I0、I1、I2、I3輸入端傳送到Y輸出端。第四節數據選擇器和數據分配器第四節數據選擇器和數據分配器4選1選擇器真值表A0A1Y00I001I110I211I3第四節數據選擇器和數據分配器③根據真值表，列出邏輯表達式。④由邏輯表達式畫出邏輯電路，如下頁圖所示。4選1選擇器邏輯電路圖第四節數據選擇器和數據分配器