第一章

一、選擇題

1.1946年研制成功的第一臺電子數(shù)字計算機(jī)稱為

〔〕，1949年研制成功的第一臺程序內(nèi)存的計算機(jī)

稱為〔B〕。

A.EDVAC,MARKIB.ENIAC,EDSAC

C.ENIAC,MARKID.ENIAC,UNIVACI

2.在用（C）表示的機(jī)器數(shù)中，零的編碼是唯一的。

A.原碼B.反碼C.補(bǔ)碼D.增碼

3.計算機(jī)的存儲器采用分級存儲體系，是為了〔B〕

A.減小主機(jī)箱的體積B.解決容量、價格、

存取速度三者之間的矛盾

C.保存大量數(shù)據(jù)方便D.操作方便

4.運算器由許多部件組成，但核心部件應(yīng)該是（C）

A.數(shù)據(jù)總線B.數(shù)據(jù)選擇器C.算術(shù)邏輯運

算單元D.累加存放器

5.完好的計算機(jī)系統(tǒng)由（C）組成。

A.主機(jī)和外部設(shè)備B.運算器、存儲器和

控制器

C.硬件系統(tǒng)和軟件系統(tǒng)D.系統(tǒng)程序和應(yīng)用程

序

6.計算機(jī)操作系統(tǒng)是一種（A)o

A.系統(tǒng)程序B.應(yīng)用程序C.用戶程序

D.中間程序

7.計算機(jī)操作系統(tǒng)用于（C）o

A.編碼轉(zhuǎn)換B.操作計算

機(jī)

C.控制和管理計算機(jī)系統(tǒng)的資源D.把高級語

言程序翻譯成機(jī)器語言程序

8.計算機(jī)操作系統(tǒng)是〔C〕的接口。

A.軟件和硬件B,主機(jī)和外設(shè)

C.用戶和計算機(jī)D.高級語言和機(jī)器語

9.二進(jìn)制中的基數(shù)為〔A〕o

A.2B.4C.8

D.10

10.〔2000）。化成十六進(jìn)制數(shù)是〔B〕。注釋:【（2000）

十進(jìn)制二〔7D0〕十六進(jìn)制】

A.[7CDJ16B.[7D0J16C.（7E0J16D.

[7F0]16

11.以下數(shù)中最大的數(shù)是〔A〕。

A.[10011001〕2B.〔227〕8C.〔98〕仿D.

〔152〕10

12.根據(jù)國標(biāo)規(guī)定，每個漢?字?在計算機(jī)內(nèi)占用〔B〕

存儲。

13.設(shè)X——0.1011,那么［X］補(bǔ)為〔C〕。

1.0100C

14.計算機(jī)問世至今，新型機(jī)器不斷推陳出新，不管

怎樣更新，仍然保有“存儲程序〃的概念，最早提出

這種概念的是〔B〕。

15.49的二進(jìn)制表示為〔B〕

A.1001101B.110001C.11100

D.10101010

16.真值為700101的數(shù)在字長為8的機(jī)器中，其補(bǔ)

碼形式為〔A〕。

A.11011011B.10011011C.10110110

D.10110111

17.(B)的符號位可以和數(shù)字位一起直接參加運

算。

A.補(bǔ)碼和原碼B.補(bǔ)碼和反碼C.原碼和反

碼D,移碼和反碼

18.在計算機(jī)中進(jìn)展加減運算時常采用〔D

A.ASCIIB.原碼C.反碼

D.補(bǔ)碼

19.浮點數(shù)的表示范圍由浮點數(shù)的〔D〕局部決定。

A.尾數(shù)B.指數(shù)C.尾數(shù)和指數(shù)

D.指數(shù)和基數(shù)

20,浮點數(shù)的表示精度由浮點數(shù)的〔C〕局部決定。

A.尾數(shù)B.指數(shù)C,尾數(shù)和基數(shù)

D.指數(shù)和基數(shù)

21.在浮點數(shù)的表示中，〔D〕局部在機(jī)器數(shù)中是不

出現(xiàn)的。

A.尾數(shù)B.指數(shù)C.尾數(shù)、指數(shù)

D.基數(shù)

解析：基數(shù)是什么？底數(shù)

22.以下（D）屬于應(yīng)用軟件。

23.目前的計算機(jī)，從原理上講（C）o

A.指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存

放

B.指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存

放

C.指令和數(shù)據(jù)都以二進(jìn)制形式存放

D.指令和數(shù)據(jù)都以十進(jìn)制形式存放

24.計算機(jī)與日常使用的袖珍計算器的本質(zhì)區(qū)別在于

〔D〕。

A.運算速度的上下B.存儲器容量的大小

C.規(guī)模的大小D.自動化程度的上下

25.“與非〃門中的某一個輸入值為“0”，那么它的輸

出值〔B〕。

A.為“0"B.為"1〃

C.取決于正邏輯還是負(fù)邏輯D.要取決于其他

輸入端的值

26.軟磁盤、硬磁盤、磁帶機(jī)、光盤屬于〔B〕設(shè)

備。

A.遠(yuǎn)程通信B.外存儲器

C.內(nèi)存儲器D.人機(jī)界面的I/O

二、計算題

1、機(jī)器數(shù)字長為8位〔含1位符號位〕，當(dāng)X=-105〔十

進(jìn)制〕時，其對應(yīng)的二進(jìn)制表示，X的原碼、反碼、

補(bǔ)碼表示分別是多少？解:〔705〕十進(jìn)制＜11101001〕

二進(jìn)制----反碼[10010110〕二進(jìn)制-----補(bǔ)碼

[10010111〕二進(jìn)制

2、用補(bǔ)碼運算方法求x+y=?x-y=?

(1)解：〔正溢出〕01.0101;

(2)

3、將十進(jìn)制數(shù)253.625轉(zhuǎn)換成二進(jìn)制、八進(jìn)制、十六

進(jìn)制。

(253.625)十進(jìn)制二(11111101.101二進(jìn)制二〔375.5〕

八進(jìn)制二〔FD.A〕十六進(jìn)制

4、將二進(jìn)制數(shù)15/2和-0.6125表示成二進(jìn)制浮點規(guī)

格化數(shù)〔階符1位，階碼2位，數(shù)符1位，尾數(shù)4位〕。

〔13/2〕十進(jìn)制二〔110.1〕B=(0,1101*2^3)B=01101101

〔〕十進(jìn)制=(-0.1001*2八0)8=00011001

第二章

一＞選擇題

1.cache存儲器的內(nèi)容應(yīng)與主存儲器的相應(yīng)單元的

內(nèi)容〔A〕

A.保持一致B.可以不一致C.無關(guān)

2.cache存儲器的速度應(yīng)比從主存儲器取數(shù)據(jù)速度

〔A〕

A.快B.稍快C.相等D.慢

3.虛擬存儲器的邏輯地址位數(shù)比物理地址(A)

A.多B.相等C.少

4.EPROM是指(D)

A.讀寫存儲器B.只讀存儲器

C.可編程的只讀存儲器D.可擦除可編程

的只讀存儲器

5.存儲器是計算機(jī)系統(tǒng)的記憶設(shè)備，主要用于

(D)o

A.存放程序B.存放軟件

6.在主存和CPU之間增加cache存儲器的目的是

〔C

A.增加內(nèi)存容量B.進(jìn)步內(nèi)存可

靠性

C.解決CPU和主存之間的速度匹配

D.增加內(nèi)存容量，同時加快存取速度

7.外存儲器與內(nèi)存儲器相比,外存儲器〔B〕。

A.速度快，容量大，本錢高B.速度慢，容

量大，本錢低

C.速度快，容量小，本錢高D.速度慢，容

量大，本錢高

8.動態(tài)RAM的根本存儲器件是〔A〕。

A.電容B.觸發(fā)器

C.字節(jié)D.扇區(qū)

9.使用Cache的主要根據(jù)是〔B〕。

A.Cache容量大B.存儲器訪問的

局部性

C.內(nèi)存容量缺乏D.Cache速度慢

10.對于磁盤存儲器來說，如下說法錯誤的選項是:

〔D〕

A.存儲的數(shù)據(jù)分布在盤片的同心圓上，這些同心

圓被稱為磁道；

B.從磁盤的圓心到磁盤的邊緣，磁道上數(shù)據(jù)的密

度逐漸降低；

C.對于同一個磁盤，每個磁道上可存儲的數(shù)據(jù)量

是一^羊的；

D.磁盤上的任何信息對用戶來說都是可以訪問的。

11.半導(dǎo)體靜態(tài)存儲器SRAM的存儲原理是〔A〕。

A.依靠雙穩(wěn)態(tài)電路B.依靠定時

刷新

C.依靠讀后再生D.信息不再

變化

12.某DRAM芯片，其存儲容量為512Kx8位，該芯片

的地址線和數(shù)據(jù)線數(shù)目為〔D〕。

A.8,512B.512,8C,18,8D.19,

8

13.主存與輔存的區(qū)別不包括(A)o

A.是否按字節(jié)或字編址B.能否長期保存信息

C.能否運行程序D.能否由CPU直接訪問

14.某機(jī)字長32位，存儲容量1MB,假設(shè)按字編址，

它的尋址范圍是〔C〕。注釋：1MB/(32bit/8)=256KB,

所以尋址范圍是256K.

A.1MBB.512KBC.256KD.256KB

15.Cache是〔C〕。

16.某存儲器芯片的存儲容量為8KX8位，那么它的

地址線和數(shù)據(jù)線引腳相加的和為〔C〕

A.12B.13C.21D.

22

17.存儲周期是指〔C〕。

A.存儲器的讀出時間

B.存儲器的寫入時間

C.存儲器進(jìn)展連續(xù)讀和寫操作所允許的最短

時間間隔

D.存儲器進(jìn)展連續(xù)寫操作所允許的最短時間

間隔

18.閃速存儲器被稱為〔B

A.光盤B.固態(tài)盤C.硬盤D.軟盤

19.采用虛擬存儲器的主要目的是〔B

A.進(jìn)步主存儲器的存取速度B.擴(kuò)大主存儲器

的存儲空間

C.擴(kuò)大外存儲器的存儲空間D.進(jìn)步外存儲器

的存取速度

二、判斷題

1.存儲單元是存放一個二進(jìn)制信息的存貯元。〔錯〕

2.磁盤存儲器的平均存取時間與盤的轉(zhuǎn)速無關(guān)。

〔錯〕

3.CPU訪問存諸器的時間是由存儲器的容量決定的，

存儲容量與越大，訪問存儲器所需的時間越長」錯〕

4.引入虛擬存儲系統(tǒng)的目的是進(jìn)步存儲速度。〔錯〕

注釋：擴(kuò)大主存

5.主存儲器中，采用雙譯碼構(gòu)造的主要目的是降?低?本?

錢*。〔對〕

6.使用高速緩存的目的是增加邏輯地址空間。〔錯〕

7.計算機(jī)中使用Cache的目的是進(jìn)步CPU讀取數(shù)據(jù)的

速度。（對）

8.高速緩存〔Cache〕可以看做主存的延伸，與主存

統(tǒng)一編址，承受CPU的訪問，但其速度要比主存高得

多。〔錯〕注釋：與主存不是統(tǒng)一編制。

9.Cache的工作是基于程序訪問的局部性的。〔對〕

10.Cache的功能全由硬件實現(xiàn)。〔對〕

11.大多數(shù)個人計算機(jī)中可配置的內(nèi)存容量受地址總

線位數(shù)限制。〔對〕

12.磁盤上的信息，包括程序和數(shù)據(jù)，都只能讀到或

寫入主存，而不能直接在磁盤和CPU之間進(jìn)展信息交

換。〔對〕

13.磁盤盤面上各磁道的位密度不同，而磁道總?cè)萘?/p>

一樣。〔對〕

三、計算題：

1、用16kx8位的SRAM芯片構(gòu)成64Kxi6位的存儲器，

要求寫出設(shè)計思路。

2、某8位機(jī)的主存采用半導(dǎo)體存儲器，地址碼為18

位，采用4KX4位的SRAM芯片組成該機(jī)所允許的最大

主存空間，并選用模塊條形式，問：

(1)假設(shè)每個模塊條為32Kx8位，共需幾

個模塊條？

(2)每個模塊條內(nèi)有多少片RAM芯片？

(3)主存共需多少RAM芯片？CPU需使用

幾根地址線來選擇各模塊？使用何種譯

碼器？

3、設(shè)有一個具有20位地址和32位字長的存儲器，問:

(1)該存儲器能存儲的信息？

(2)假設(shè)存儲器由256kX8位的SRAM芯片組

成，需多少片？

(3)需多少位地址作芯片選擇？

4、某雙面磁盤每面有220道，內(nèi)層磁道周長70cm,

位密度400位/cm,轉(zhuǎn)速3000轉(zhuǎn)/分，問：

(1)磁盤存儲容量是多少？

(2)數(shù)據(jù)傳輸率是多少？

5、設(shè)有一個硬盤組，共有4個記錄面，盤面有效記錄

區(qū)域直徑30cm,內(nèi)直徑為10cm,記錄密度250位/mm,

磁道密度為8道/mm。問硬盤的非格式化容量和格式

化容量各是多少？

6、5.25英寸雙面磁盤，每面40磁道，每道9扇區(qū)，

每扇區(qū)存儲512B,試求其格式化容量。

7、假設(shè)主軸轉(zhuǎn)速為每分鐘3600轉(zhuǎn)，計算該磁盤的平

均尋區(qū)時間。

**問題.?

課本習(xí)題-第98頁

第三章

一、選擇題

1.中斷向量地址是〔C〕

A.子程序入口地址

B.中斷效勞例行程序入口地址

C.中斷效勞例行程序入口地址的指示器

D.中斷返回地址

2.中斷允許觸發(fā)器用來表示〔B〕

A、外設(shè)提出中斷請示B、是否響應(yīng)中斷

C、開放或關(guān)閉中斷系統(tǒng)D、正在進(jìn)展中斷

處理

3.外部設(shè)備提出中斷請示的條件是〔B〕

A、一個CPU周期完畢B、外設(shè)工作完成和系統(tǒng)

允許

C、CPU開放中斷系統(tǒng)D、總線關(guān)閉

4.以下會發(fā)生中斷懇求的是〔B〕

A、產(chǎn)生存儲周期“挪用〃B、一次I/O操作完畢

C、兩個數(shù)據(jù)操作運算D、上述三種情況都不

會發(fā)生中斷懇求

5.I/O系統(tǒng)處于DMA形式時，每傳送一個數(shù)據(jù)要占用

的時間是〔C〕

A、一個指令周期B、一個機(jī)器周期

C、一個存儲周期D、一個總線周期

6.下面有關(guān)“中斷”的表達(dá)，〔A〕是不正確的。

A.一旦有中斷懇求出現(xiàn)，CPU立即停頓當(dāng)前指令的執(zhí)

行，轉(zhuǎn)而去受理中斷懇求

B.CPU響應(yīng)中斷時暫停運行當(dāng)前程序，自動轉(zhuǎn)移到中

斷效勞程序

C.中斷方式一般適用于隨機(jī)出現(xiàn)的效勞

D.為了保證中斷效勞程序執(zhí)行完畢以后，能正確返回

到被中斷的斷點繼續(xù)執(zhí)行程序，必須進(jìn)展現(xiàn)場保存操

作

7.DMA可實現(xiàn)〔C〕的直接數(shù)據(jù)傳送。

A.CPU到RAMB.CPU到I/O

C.I/O到主存D.主存到Cache

8.會產(chǎn)生DMA懇求的總線部件是〔D〕。

A.任何外設(shè)B.高速

外設(shè)

C.需要與主機(jī)批量交換數(shù)據(jù)的外設(shè)D.具有DMA

接口的外設(shè)

9.會產(chǎn)生DMA懇求的總線部件是〔D〕。

A.任何外設(shè)

B.高速外設(shè)

C.需要與主機(jī)批量交換數(shù)據(jù)的外設(shè)

D.具有DMA接口的外設(shè)

10.周期挪用〔竊取〕方式常用于〔A〕中。

A.直接內(nèi)存存取方式的輸入/輸出

B.直接程序傳送方式的輸入/揄出

C.CPU的某存放器與存儲器之間的直接傳送

D.程序中斷方式的輸入/輸出

11.[A]不是發(fā)生中斷懇求的條件。

A.一條指令執(zhí)行完畢B.一次I/O操作

完畢

C.機(jī)器內(nèi)部發(fā)生故障（強(qiáng)迫中斷）D.一

次DMA操作完生

#12.并行I/O標(biāo)準(zhǔn)接口SCSI中，一塊主適配器可以

連接〔B〕臺具有SCSI接口的設(shè)備。

A.6B.7-15C.8D.10

13.周期挪用方式常用于〔A〕方式的輸入/輸出中。

A.DMAB.中斷C.程序傳送D.通

道

14.屬于發(fā)生中斷懇求的條件的是〔B〕。

A.一次邏輯運算完畢B.一次DMA操

作完畢

C.一次算術(shù)運算完畢D.一條指令執(zhí)

行完畢

#15.在以DMA方式傳送數(shù)據(jù)過程中，由于沒有破壞

—B—的內(nèi)容，所以一旦數(shù)據(jù)傳送完畢，主機(jī)可以立

即返回原程序。

A.程序計數(shù)器B.程序計數(shù)器和存放

器

C.指令存放器D.非以上答案

16.同步信號比異步通信具有較高的傳輸頻率，這是

因為〔C〕

A.同步通信不需要應(yīng)答信號

B.同步通信方式的總線長度較短

C.同步通信一個公共時鐘信號進(jìn)展同步

D.同步通信中各部件存取時間比較短

17.在總線中地址總線的功能是〔D〕

A.用于選擇存儲器單元

B.用于選擇存儲器單元和各個通用存放器

C.用于選擇進(jìn)展信息傳輸?shù)脑O(shè)備

D.用于指定存儲器單元和選擇I/O設(shè)備接口電路的地

址

18.在三種集中式總線控制中，〔C〕方式響應(yīng)時

間最快。

A.鏈?zhǔn)讲樵傿.計數(shù)器定時查詢C.獨立

懇求

19.在三種集中式總線控制中，〔A〕方式對電路

故障最敏感。

A.鏈?zhǔn)讲樵傿.計數(shù)器定時查詢C.獨立

懇求

20.下面表達(dá)中，〔B〕是正確的。

A.總線一定要和接口相連

C.通道可以替代接口

#21.計算機(jī)使用總線構(gòu)造的主要優(yōu)點是便于實現(xiàn)積木

化，同時〔C

A.減少了信息傳輸量

B.進(jìn)步了信息傳輸?shù)乃俣?/p>

C.減少了信息傳輸線的條數(shù)

22.在微型機(jī)系統(tǒng)中，外圍設(shè)備通過〔A〕與主板

的系統(tǒng)總線相連接。

A.適配器B,設(shè)備控制器

C.計數(shù)器D,存放器

23.下面對計算機(jī)總線的描繪中，確切完備的概念是

〔D〕。

A.地址信息、數(shù)據(jù)信息不能同時出現(xiàn)

B.地址信息與控制信息不能同時出現(xiàn)

C.數(shù)據(jù)信息與控制信息不能同時出現(xiàn)

D.兩種信息源的代碼不能在總線中同時傳送

#24.多總線構(gòu)造的計算機(jī)系統(tǒng)，采用〔A〕方式,

對進(jìn)步系統(tǒng)吞吐率最有效。

A.多端口存儲器B.穿插編址多模存儲器

C.高速緩沖存儲器D,進(jìn)步主存的速度

25.從信息流的傳送效率來看，〔A〕工作效率最

低。

A.單總線系統(tǒng)B.雙總線系統(tǒng)

C.三總線系統(tǒng)D.多總線系統(tǒng)

26.在三種集中式總線仲裁中，獨立懇求方式響應(yīng)時

間最快，但它是以〔B〕為代價的。

A.增加仲裁器開銷B.增加控制線

數(shù)

C.增加仲裁器開銷和控制線數(shù)D.增加總線占

用時間

27.信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q

為〔A〕。

【分析】：串行傳送即使用一條傳輸線，采用脈沖傳

送方式進(jìn)展數(shù)據(jù)傳送。

二、判斷題

1.CPU一定是在一條指令執(zhí)行完畢后，檢查有無中斷

懇求，轉(zhuǎn)而響應(yīng)相應(yīng)的中斷效勞懇求。〔錯〕

2.在系統(tǒng)總線的設(shè)計中，必須分別獨立地設(shè)置數(shù)據(jù)線

和地址線。〔對〕

#3.一個外部設(shè)備只需分配一個端口地址。〔對〕

第四章

一.選擇題

1、按傳送信息的種類，系統(tǒng)總線分為〔B〕

A、地址線和數(shù)據(jù)線B、地址線、數(shù)據(jù)線和控制

線

C、地址線、數(shù)據(jù)線和相應(yīng)線D、數(shù)據(jù)線和控制線

#2、使用總線構(gòu)造便于增減I/O設(shè)備，也〔A〕

A、減少了信息傳輸線的數(shù)目B、進(jìn)步了信息傳輸

速度

C、減少了信息傳輸量D、以上都對

3、設(shè)計AGP總線構(gòu)造是為〔B〕

A、傳輸?shù)刂泛涂刂菩畔、進(jìn)步視頻帶寬

C、兩個總線主設(shè)備D、以上都不對

#4、數(shù)據(jù)總線的帶寬取決于〔B〕

A、地址位數(shù)【決定尋址范圍】B、計算機(jī)的字

長

C、I/O設(shè)備D、以上都不對

解析：數(shù)據(jù)傳輸最大帶寬取決于所有同時傳輸?shù)臄?shù)據(jù)

的寬度和傳輸頻率，即數(shù)據(jù)帶寬=〔總線頻率X數(shù)據(jù)

位寬〕:8。目前PC機(jī)上所能到達(dá)的前端總線頻率有

266MHz

5、在微型計算機(jī)中，I/O設(shè)備通過〔D〕與主板的

系統(tǒng)總線相連接。

A、存放器B、控制器C、計數(shù)器D、適

配器

6、計算機(jī)采用總線構(gòu)造是為了〔C〕

A、減少信息的傳輸量B、進(jìn)步信息的傳輸速度

C、簡化傳輸構(gòu)造D、進(jìn)步存儲器的訪問速度

7、單總線是CPU與〔D〕交換數(shù)據(jù)的共享通道。

A、內(nèi)存B、外存D、計算機(jī)其他部件

8、雙總線是CPU與（A〕和〔C〕交換數(shù)據(jù)的共享

通道，其目的是〔D〕

〔1〕A、內(nèi)存B、外存C、INPUT設(shè)備D、高

速設(shè)備

〔2〕A、OUTPUT設(shè)備B、外存C、I/O設(shè)備D、高

速設(shè)備

〔3〕A、進(jìn)步主存速度B、進(jìn)步CPU速度

C、進(jìn)步輸入設(shè)備速度D、進(jìn)步系統(tǒng)效率

#9、PCI總線與系統(tǒng)時鐘無關(guān)，它的傳輸機(jī)制是〔B〕

A、串行傳輸B、突發(fā)式傳輸C、并行傳輸D、

以上都不對

10、系統(tǒng)總線中控制線的功能是提供〔A〕

A、主存、I/O設(shè)備的控制與響應(yīng)信號

B、主存、I/O設(shè)備的響應(yīng)信號

C、時序信號D、數(shù)據(jù)

#11、連接兩個計算機(jī)之間的總線，稱為〔C〕總線。

A、系統(tǒng)B、外C、通信D、內(nèi)

12、同步通信比異步通信具有較高的傳輸頻率，這是

因為〔c〕

A、總線長度短、數(shù)量多B、不需要應(yīng)答信號

C、有同步時鐘信號D、以上都不對

13、在鏈?zhǔn)讲樵兎绞较隆睟〕

A、總線設(shè)備的優(yōu)先級一樣

B、物理位置靠近控制器的設(shè)備優(yōu)先級高

C、各設(shè)備的優(yōu)先級可變

D、以上都不對

#14、在計數(shù)器定時查詢方式下〔每次計數(shù)都從0開始

【解析：決定了計數(shù)是從低到高計數(shù)，那么設(shè)備號越

低優(yōu)先級越高；假設(shè)從高位計數(shù)，那么設(shè)備號越高優(yōu)

先級越高】〕，那么〔A〕

A、設(shè)備號小的優(yōu)先級高B、設(shè)備號大的優(yōu)先級高

C、設(shè)備使用總線時機(jī)相等D、以上都不對

二、計算題

1、某總線在一個總線周期中并行傳送4個字節(jié)的數(shù)

據(jù)，假設(shè)一個總線周期等于一個總線時鐘周期〔總線

時鐘頻率為30MHZ〕，求總線帶寬是多少？

解析：總線帶寬二4*30=120MBps

**2、機(jī)器的時鐘頻率為100MHZ。總線傳輸周期為5

個時鐘周期可傳送16位，計算總線數(shù)據(jù)傳輸速率？

解析：總線數(shù)據(jù)傳輸速率二(100*16*10)/(5*8)=40MBps

第五章

一、選擇題

1.指令系統(tǒng)中采用不同尋址方式的目的主要是

〔C〕

A.實現(xiàn)程序控制和快速查找存儲器地址

B.可以直接訪問主存和外存

C.縮短指令長度，擴(kuò)大尋址空間，進(jìn)步編程靈敏性

D.降低指令譯碼難度

2.微程序控制器中，機(jī)器指令與微指令的關(guān)系是

〔C〕

A.每一條機(jī)器指令由一條微指令執(zhí)行

B.每一條機(jī)器指令由一段用微指令編成的微程序來解

釋執(zhí)行

C.一段機(jī)器指令組成的程序可由一條微指令來執(zhí)行

D.一條微指令由假設(shè)干條機(jī)器指令組成

3.在指令的地址字段中，直接指出操作數(shù)本身的尋址

方式，稱為〔B

A.隱含尋址B.立即尋址C.存放器尋址

D.直接尋址

4.用于對某個存放器中操作數(shù)的尋址方式稱為

〔C〕尋址。

A.直接B.間接

C.存放器直接D.存放器間接

5.描繪匯編語言特性的概念中，有錯誤的句子是

〔B〕。

A.對程序員的訓(xùn)練要求來說，需要硬件知識

B.匯編語言對機(jī)器的依賴性高

C.用匯編語言編制程序的難度比高級語言小

D.匯編語言編寫的程序執(zhí)行速度比高級語言快

6.指令存放器的作用是〔B

A.保存當(dāng)前指令的地址B.保存當(dāng)前正在

執(zhí)行的指令

C.保存下一條指令D.保存上一條指

令

7.指令周期是指〔C〕。

A.CPU從主存取出一條指令的時間

B.CPU執(zhí)行一條指令的時間

C.CPU從主存取出一條指令加上執(zhí)行這條指令的時間

D.時鐘周期時間

8.二地址指令中，操作數(shù)的物理位置不可能安排在

[A]。

A.棧頂和次棧頂B.兩個主存單元

C.一個主存和一個存放器D.兩個存放器

10.在一地址指令格式中，下面闡述正確的選項是

（）O

A.僅能有一個操作數(shù)，它由地址碼提供

B.一定有兩個操作數(shù)，另一個是穩(wěn)含的

C.可能有一個操作數(shù)，也可能有兩個操作數(shù)

D.假設(shè)有兩個操作數(shù)，另一個操作數(shù)是本身

11

12.存放器間接尋址方式中，操作數(shù)處在（A）o

A.通用存放器B.貯存單元

C.程序計數(shù)器D.堆棧

13

14.RISC是（A）的簡稱。

A.精簡指令系統(tǒng)計算機(jī)B.大規(guī)模集成電路

C.復(fù)雜指令計算機(jī)D.超大規(guī)模集成電路

15

16.CPU主要包括（B）o

A.控制器B.控制器、運算器、cache

C.運算器和主存D.控制器、ALU和主存

17

18

19

20.異步控制常用于（A）作為其主要控制方式。

A.在單總線構(gòu)