計(jì)算機(jī)組成原理試題（一）

選擇題（共20分，每題1分）

1.零地址運(yùn)算指令在指令格式中不給出操作數(shù)地址，它的操作數(shù)來自。

A.立即數(shù)和棧頂；

B.暫存器；

C.棧頂和次棧頂；

D.累加器。

2.可區(qū)分存儲(chǔ)單元中存放的是指令還是數(shù)據(jù)。

A.存儲(chǔ)器；

B.運(yùn)算器；

C.控制器；

D.用戶。

3.所謂三總線結(jié)構(gòu)的計(jì)算機(jī)是指。

A.地址線、數(shù)據(jù)線和控制線三組傳輸線。

B.I/O總線、主存總統(tǒng)和DMA總線三組傳輸線；

C.I/O總線、主存總線和系統(tǒng)總線三組傳輸線；

D.設(shè)備總線、主存總線和控制總線三組傳輸線

4.某計(jì)算機(jī)字長是32位，它的存儲(chǔ)容量是256KB,按字編址，它的尋址范圍是

A.128K：

B.64K；

C.64KB；

D.I28KB,

5.主機(jī)與設(shè)備傳送數(shù)據(jù)時(shí)，采用,主機(jī)與設(shè)備是串行工作的。

A.程序查詢方式；

B.中斷方式；

C.DMA方式；

D.通道。

6.在整數(shù)定點(diǎn)機(jī)中，下述第種說法是正確的。

A.原碼和反碼不能表示-1,補(bǔ)碼可以表示T；

B.三種機(jī)器數(shù)均可表示7；

C.三種機(jī)器數(shù)均可表示-1,且三種機(jī)器數(shù)的表示范圍相同；

D.三種機(jī)器數(shù)均不可表示7。

7.變址尋址方式中，操作數(shù)的有效地址是o

A.基址寄存器內(nèi)容加上形式地址（位移量）；

B.程序計(jì)數(shù)器內(nèi)容加上形式地址；

C.變址寄存器內(nèi)容加上形式地址；

D.以上都不對。

8.向量中斷是______。

A.外設(shè)提出中斷；

B.由硬件形成中斷服務(wù)程序入口地址；

C.由硬件形成向量地址，再由向量地址找到中斷服務(wù)程序入口地址

D.以上都不對。

9.一個(gè)節(jié)拍信號的寬度是指_____。

A.指令周期；

B.機(jī)器周期;

C.時(shí)鐘周期；

D.存儲(chǔ)周期。

10.將微程序存儲(chǔ)在EPROM中的控制器是控制器。

A.靜態(tài)微程序；

B.亳微程序；

C.動(dòng)態(tài)微程序；

D.微程序。

11.隱指令是指。

A.操作數(shù)隱含在操作碼中的指令：

B.在一個(gè)機(jī)器周期里完成全部操作的指令；

C.指令系統(tǒng)中已有的指令；

D.指令系統(tǒng)中沒有的指令。

12.當(dāng)用一個(gè)16位的二進(jìn)制數(shù)表示浮點(diǎn)數(shù)時(shí)，下列方案中第種最好。

A.階碼取4位（含階符1位），尾數(shù)取12位（含數(shù)符1位）；

B.階碼取5位（含階符1位），尾數(shù)取II位〔含數(shù)符1位）；

C.階碼取8位（含階符1位），尾數(shù)取8位（含數(shù)符1位）；

D.階碼取6位（含階符1位），尾數(shù)取12位（含數(shù)符1位）。

13.DMA方式。

A.既然能用于高速外圍設(shè)備的信息傳送，也就能代替中斷方式；

B.不能取代中斷方式；

C.也能向CPU請求中斷處理數(shù)據(jù)傳送；

D.內(nèi)無中斷機(jī)制。

14.在中斷周期中，由將允許中斷觸發(fā)器置“0”。

A.關(guān)中斷指令；

B.機(jī)器指令;

C.開中斷指令；

D.中斷隱指令。

15.在單總線結(jié)構(gòu)的CPU中，連接在總線，的多個(gè)部件。

A.某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，并且只有一個(gè)可以從總線接收數(shù)據(jù):

B.某一時(shí)刻只有一個(gè)可以向總線發(fā)送數(shù)據(jù)，但可以有多個(gè)同時(shí)從總線接收數(shù)據(jù);

C.可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，并且可以有多個(gè)同時(shí)從總線接收數(shù)據(jù)；

D.可以有多個(gè)同時(shí)向總線發(fā)送數(shù)據(jù)，但可以有一個(gè)同時(shí)從總線接收數(shù)據(jù)。

16.三種集中式總線控制中，方式對電路故障最敏感。

A.鏈?zhǔn)讲樵儯?/p>

B.計(jì)數(shù)器定時(shí)查詢；

C.獨(dú)立請求；

D.以上都不對。

17.一個(gè)16Kx8位論存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是o

A.48；

B.46；

C.17：

D.22.

18.在間址周期中，_____。

A.所有指令的間址操作都是相同的；

B.凡是存儲(chǔ)器間接尋址的指令，它們的操作都是相同的；

C.對于存儲(chǔ)器間接尋址或寄存器間接尋址的指令，它們的操作是不同的；

D.以上都不對。

19.下述說法中是正確的。

A.EPROM是可改寫的，因而也是隨機(jī)存儲(chǔ)器的一種；

B.EPROM是可改寫的，但它不能用作為隨機(jī)存儲(chǔ)器用：

C.EPROM只能改寫一次，故不能作為隨機(jī)存儲(chǔ)器用；

D.EPROM是可改寫的，但它能用作為隨機(jī)存儲(chǔ)器用。

20.打印機(jī)的分類方法很多，若按能否打印漢字來區(qū)分，可分為o

A.并行式打印機(jī)和串行式打印機(jī)；

B.擊打式打印機(jī)和非擊打式打印機(jī)；

C.點(diǎn)陣式打印機(jī)和活字式打印機(jī)；

D.激光打印機(jī)和噴墨打印機(jī)。

二、填空（共20分，每空1分）

1.設(shè)浮點(diǎn)數(shù)階碼為8位（含1位階符），尾數(shù)為24位（含1位數(shù)符），則32位二進(jìn)制

補(bǔ)碼浮點(diǎn)規(guī)格化數(shù)對應(yīng)的十進(jìn)制真值范圍是：最大正數(shù)為，最小正數(shù)為

，最大負(fù)數(shù)為，最小負(fù)數(shù)為o

2.指令尋址的基本方式有兩種，一種是尋址方式，其指令地址由給出，

另一種是尋址方式，其指令地址由給出。

3.在一個(gè)有四個(gè)過程段的浮點(diǎn)加法器流水線中，假設(shè)四個(gè)過程段的時(shí)間分別是7k60ns

、T2=50ns,T3=90ns,L=80nso則加法器流水線的時(shí)鐘周期至少為°如果采用同樣

的邏輯電路，但不是流水線方式，則浮點(diǎn)加法所需的時(shí)間為—。

4.一個(gè)浮點(diǎn)數(shù)，當(dāng)其尾數(shù)右移時(shí)，欲使其值不變，階碼必須。尾數(shù)右移1

位，階碼o

5.存儲(chǔ)器由〃？2,4,8…）個(gè)模塊組成，每個(gè)模塊有自己的和

寄存器，若存儲(chǔ)器采用編址，存儲(chǔ)器帶寬可增加到原來的

________倍.

6.按序?qū)懗龆嘀刂袛嗟闹袛喾?wù)程序包括、、、_

和中斷返回幾部分。

三、名詞解群（共10分，母題2分）

1.微操作命令和微操作

2.快速緩沖存儲(chǔ)器

3.基址尋址

4.流水線中的多發(fā)技術(shù)

5.指令字長

四、計(jì)算題（5分）

設(shè)機(jī)器數(shù)字長為8位（含1位符號位），設(shè)8=-聶，計(jì)算仍土用補(bǔ)，并還原成

6432

真值。

五、簡答題（共20分）

1.異步通信與同步通信的主要區(qū)別是什么，說明通信雙方如何聯(lián)絡(luò)。（4分）

2.為什么外圍設(shè)備要通過接口與CPU相連？接口有哪些功能？（6分）

六、問答題（共15分）

1.設(shè)CPU中各部件及其相互連接關(guān)系如下圖所示。圖中W是寫控制標(biāo)志，R是讀控

制標(biāo)志，R和R?是暫存器。（8分）

（1）假設(shè)要求在取指周期由ALU完成（PC）+1-PC的操作（即ALU可以對它的一個(gè)

源操作數(shù)完成加1的運(yùn)算）。要求以最少的節(jié)拍寫出取指周期全部微操作命令及節(jié)拍安排。

（2）寫出指令A(yù)DD#a（#為立即尋址特征，隱含的操作數(shù)在ACC中）在執(zhí)行階段

所需的微操作命令及節(jié)拍安排。

2.DMA接口主要由哪些部件組成？在數(shù)據(jù)交換過程中它應(yīng)完成哪些功能？畫出DMA

工作過程的流程圖（不包括預(yù)處理和后處理）

七、設(shè)計(jì)題（10分）

設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用而由作訪存控制信號（低電平有效），

用訴作讀寫控制信號（高電平為讀，低電平為寫）。現(xiàn)有下列芯片及各種門電路（門電路

自定），如圖所示。畫出CPU與存儲(chǔ)器的連接圖，要求：

（1）存儲(chǔ)芯片地址空間分配為：最大4K地址空間為系統(tǒng)程序區(qū)，相鄰的4K地址空間

為系統(tǒng)程序工作區(qū)，最小16K地址空間為用戶程序區(qū)；

（2）指出選用的存儲(chǔ)芯片類型及數(shù)量；

（3）詳細(xì)畫出片選邏輯。

D”Do74138譯碼器

RAM:IKx4位

ROM:2Kx8位Gi，G隊(duì),G?B為控制端

2Kx8位

8Kx8位

8Kx8位C.B.A為變量控制端

位

32Kx816Kxi位

q……匕為輸出端

4Kx4位

（1）主存地址空間分配：

6000H?67FFH為系統(tǒng)程序區(qū)；

6800H?6BFFH為用戶程序區(qū)。

（2）合理選用上述存儲(chǔ)芯片，說明各選幾片？

（3）詳細(xì)畫出存儲(chǔ)芯片的片選邏輯圖。

計(jì)算機(jī)組成原理試題答案（一）

一、選擇題（共20分，每題1分）

1.C2.C3.B4.B5.A6.B7.C

8.C9.C10.A11.D12.B13.B14.D

15.B16.A17.D18.C19.B20.C

二、填空（共20分，每空1分）

1.A.A.2您("2一23)B.2-129C.2-|28(-2-,-2-23)D.-2127

2.A.順序B.程序計(jì)數(shù)器C.跳躍D.指令木身

3.A.90nsB.280ns

4.A.A.增加B.力口1

5.A.地址B.數(shù)據(jù)C.模mD.m

6.A.保護(hù)現(xiàn)場B.開中斷C.設(shè)備服務(wù)D.恢復(fù)現(xiàn)場

三、名詞解釋（共10分，每題2分）

1.微操作命令和微操作

答：微操作命令是控制完成微操作的命令；微操作是由微操作命令控制實(shí)現(xiàn)的最基本操作。

2.快速緩沖存儲(chǔ)器

答：快速緩沖存儲(chǔ)器是為了提高訪存速度，在CPU和主存之間增設(shè)的高速存儲(chǔ)器，它對用

戶是透明的。只要將CPU最近期需用的信息從主存調(diào)入緩存，這樣CPU每次只須訪問快速

緩存就可達(dá)到訪問主存的目的，從而提高了訪存速度。

3.基址尋址

答：基址尋址有效地址等于形式地址加上基址寄存器的內(nèi)容。

4.流水線中的多發(fā)技術(shù)

答：為了提高流水線的性能，設(shè)法在一個(gè)時(shí)鐘周期（機(jī)器主頻的倒數(shù)）內(nèi)產(chǎn)生更多條指令的

結(jié)果，這就是流水線中的多發(fā)技術(shù)。

5.指令字長

答：指令字長是指機(jī)器指令中一進(jìn)制代碼的總位數(shù)。

四、（共5分）

計(jì)算題答：[4+即卜=1.1011110,A+B=（-17/64）

[A-孫卜=1.1000110,A-B=（35/64）

五、簡答題（共20分）

1.（4分）答：

同步通信和異步通信的主要區(qū)別是前者有公共時(shí)鐘，總線上的所有設(shè)備按統(tǒng)一的時(shí)序，

統(tǒng)一的傳輸周期進(jìn)行信息傳輸，通信雙方按約定好的時(shí)序聯(lián)絡(luò)。后者沒有公共時(shí)鐘，沒有固

定的傳輸周期，采用應(yīng)答方式通信，具體的聯(lián)絡(luò)方式有大互鎖、半互鎖和全互鎖三種。不互

鎖方式通信雙方?jīng)]有相互制約關(guān)系；半互鎖方式通信雙方有簡單的制約關(guān)系；全互鎖方式通

信雙方有完全的制約關(guān)系。其中全互鎖通信可靠性最高。

2.（6分，每寫出一種給I分，最多6分）

答：外圍設(shè)備要通過接口與CPU相連的原因主要有：

（1）一臺(tái)機(jī)器通常配有多臺(tái)外設(shè)，它們各自有其設(shè)備號（地址），通過接口可實(shí)現(xiàn)對設(shè)

備的選擇。

（2）I/O設(shè)備種類繁多，速度不一，與CPU速度相差可能很大，通過接口可實(shí)現(xiàn)數(shù)據(jù)

緩沖，達(dá)到速度匹配。

（3）I/O設(shè)備可能串行傳送數(shù)據(jù)，而CPU一般并行傳送，通過接口可實(shí)現(xiàn)數(shù)據(jù)串并格

式轉(zhuǎn)換。

（4）I/O設(shè)備的入/出電平可能與CPU的入/出電平不同，通過接口可實(shí)現(xiàn)電平轉(zhuǎn)換。

（5）CPU啟動(dòng)I/O設(shè)備工作，要向外設(shè)發(fā)各種控制信號，通過接口可傳送控制命令。

（6）I/O設(shè)備需將其工作狀況（“忙”、“就緒”、“錯(cuò)誤”、“中斷請求”等）及時(shí)報(bào)告CPU,

通過接口可監(jiān)視設(shè)備的工作狀態(tài)，并保存狀態(tài)信息，供CPU查詢。

可見歸納起來，接口應(yīng)具有選址的功能、傳送命令的功能、反映設(shè)備狀態(tài)的功能以及傳

送數(shù)據(jù)的功能（包括緩沖、數(shù)據(jù)格式及電平的轉(zhuǎn)換

4.（5分）答：

（1）根據(jù)IR和MDR均為16位，且采用單字長指令，得出指令字長16位。根據(jù)105

種操作，取操作碼7位。因允許直接尋址和間接尋址，且有變址寄存器和基址寄存器，因此

取2位尋址特征，能反映四種尋址方式。最后得指令格式為：

727

()PMAD

其中OP操作碼，可完成105種操作；

M尋址特征，可反映四種尋址方式；

AD形式地址。

這種格式指令可直接尋址2?=128,一次間址的尋址范圍是2死=65536。

（2）雙字長指令格式如下：

727

OPMADi

AD:

其中OP、M的含義同上；

AD|/7AD2為23位形式地址。

這種格式指令可直接尋址的范圍為223=8M。

（3）容量為8MB的存儲(chǔ)器，MDR為16位，即對應(yīng)4Mxi6位的存儲(chǔ)器。可采用雙字

長指令，直接訪問4M存儲(chǔ)空間，此時(shí)MAR取22位；也可采用單字長指令，但Rx和RB

取22位，用變址或基址尋址訪問4M存儲(chǔ)空間。

六、（共15分）問答題

1.（8分）答：

（1）由于（PC）+1-PC需由ALU完成，因此PC的值可作為ALU的一個(gè)源操作數(shù)，

靠控制ALU做+1運(yùn)算得到（PO+1,結(jié)果送至與ALU輸出端相連的R2,然后冉送至PC。

此題的關(guān)鍵是要考慮總線沖突的問題，故取指周期的微操作命令及節(jié)拍安排如下：

ToPC—MAR,1—R

T\M（MAR）-MDR,（PC）+1TR2

T2MDR—IR,OP（1R）一微操作命令形成部件

TyR2Tpe

（2）立即尋址的加法指令執(zhí)行周期的微操作命令及節(jié)拍安排如下：

7BAd（IR）->Ri；立即數(shù)—Ri

T\（R））+（ACC）->R2；ACC通過總線送ALU

T2R2->ACC；結(jié)果—ACC

2.（7分）答：DMA接口主要由數(shù)據(jù)緩沖寄存器、主存地址計(jì)數(shù)器、字計(jì)數(shù)器、設(shè)備

地址寄存器、中斷機(jī)構(gòu)和DMA控制邏輯等組成。在數(shù)據(jù)交換過程中，DMA接口的功能有:

（1）向CPU提出總線請求信號；（2）當(dāng)CPU發(fā)出總線響應(yīng)信號后，接管對總線的控制;

（3）向存儲(chǔ)器發(fā)地址信號（并能自動(dòng)修改地址指針）；14）向存儲(chǔ)器發(fā)讀/寫等控制信號，

進(jìn)行數(shù)據(jù)傳送；（5）修改字計(jì)數(shù)器，并根據(jù)傳送字?jǐn)?shù)，判斷DMA傳送是否結(jié)束；（6）發(fā)

DMA結(jié)束信號，向CPU申請程序中斷，報(bào)告一組數(shù)據(jù)傳送完畢。DMA工作過程流程如圖

所示。

七、設(shè)計(jì)題（共10分）

答：

（1）主存地址空間分配。（2分）

A15AnA?Ao

1I11I111

1I0000000000:最大4K2KX8位ROM2片

1I0111

1I000000000000

10111I1

,相鄰4K4KX4位RAM2片

10000000000000

0000000000000000

000111111111

最小16K8KX8位RAM2片（2）根據(jù)

000000000000000

00111111

主存地址空間分配

最大4K地址空間為系統(tǒng)程序區(qū)，選用2片2KX8位ROM芯片；（1分）

相鄰的4K地址空間為系統(tǒng)程序工作區(qū)，選用2片4KX4位RAM芯片；（1分）

最小16K地址空間為用戶程序區(qū)，選用2片8KX8位RAM芯片。（I分）

（3）存儲(chǔ)芯片的片選邏輯圖（5分）

計(jì)算機(jī)組成原理試題(二)

一、選擇題(共2()題，每題1分，共2()分)

1.在下列機(jī)器數(shù)_B__中，零的表示形式是唯一的。

A.原碼B.補(bǔ)碼C.反碼D.原碼和反碼

2.CRT的分辨率為1024義1024,顏色深度為8位，則刷新存儲(chǔ)器的存儲(chǔ)容量是—B—。

A.2MBB.1MBC.8MBD.1024B

3.在定點(diǎn)二進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過_D_來實(shí)現(xiàn)。

A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器C.補(bǔ)碼運(yùn)算的十進(jìn)制加法

器D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器

4.在指令的地址字段中，直接指出操作數(shù)本身的尋址方式，稱為_B__。

A.隱含尋址B.立即尋址C.寄存器尋址D.直接尋址

5.信息只用一條傳輸線，且采用脈沖傳輸?shù)姆绞椒Q為_Ao

A.串行傳輸B.并行傳輸C.并串行傳輸D.分時(shí)傳輸

6.和外存儲(chǔ)器相比，內(nèi)存儲(chǔ)器的特點(diǎn)是_C_。

A.容量大、速度快、成本低B.容量大、速度慢、成本高C.容量小、速度快、成本

高D.容量小、速度快、成本低

7.CPU響應(yīng)中斷的時(shí)間是—C—。

A.中斷源提出請求B.取指周期結(jié)束C.執(zhí)行周期結(jié)束。

8.EPROM是指—C—o

A.讀寫存儲(chǔ)器B.只讀存儲(chǔ)器

C.可編程的只讀存儲(chǔ)器D.光擦除可編程的只讀存儲(chǔ)器

9.下列數(shù)中最小的數(shù)是_Bo

A.(1101001)2B.(52)8C.(133)8D.(30)16

10.假定下列字符碼中有奇偶校驗(yàn)位，但沒有數(shù)據(jù)錯(cuò)誤，采用偶校驗(yàn)的字符碼是

―D—oA.11001011B.11010110C.11000001D.11001(X)1

11.單地址指令中為了完成兩個(gè)數(shù)的算術(shù)運(yùn)算，除地址碼指明的一個(gè)操作數(shù)外，另一個(gè)數(shù)常

需采用___C___O

A.堆棧尋址方式B.立即尋址方式C.隱含尋址方式D.間

接尋址方式

12.用于對某個(gè)寄存器中操作數(shù)的尋址方式稱為_C_尋址。

A.直接B.間接C.寄存器直接D.寄存器間接

13.中央處理器(CPU)包含_C。

A.運(yùn)算器B.控制器

C.運(yùn)算器、控制器和cacheD.運(yùn)算器、控制器和主存儲(chǔ)器

14.在CPU中跟蹤指令后淮地址的寄存器是_B-。

A.主存地址寄存器B.程序計(jì)數(shù)器C.指令寄存器D.狀態(tài)

條件寄存器

15.在集中式總線仲裁中，_C方式響應(yīng)時(shí)間最快。

A.鏈?zhǔn)讲樵傿.計(jì)數(shù)器定時(shí)查詢C.獨(dú)立請求D.以上

三種相同

16.PCI總線的基本傳輸機(jī)制是_Do

A.串行傳輸B.并行傳輸C.DMA式傳輸D.猝發(fā)式

傳輸

17.中斷向量地址是—B—。

A.子程序入口地址B.中斷服務(wù)子程序入口地址C.中斷服務(wù)子程序出口地址D.中

斷返回地址

18.CD-ROM是—C—型光盤。

A.一次B.重寫C.只讀

19.某計(jì)算機(jī)字長是16位，它的存儲(chǔ)容量是1MB,按字編址，它的尋址范圍是_A_。

A.512KB.IMC.512KB

20.一個(gè)16Kx32位的存儲(chǔ)器，其地址線和數(shù)據(jù)線的總和是—B—。

A.48B.46C.36D.40

二、填空題（共7題，每空1分，共20分）

1.計(jì)算機(jī)系統(tǒng)是由和軟件兩大部分組成，軟件又分為和。

2.系統(tǒng)總線按傳輸信息的不同分為地址總線、、_______三大類。

3.四位二進(jìn)制補(bǔ)碼所能表示的十進(jìn)制整數(shù)范圍是____至______。4.半導(dǎo)體SRAM靠

存儲(chǔ)信息，半導(dǎo)體DRAM靠存儲(chǔ)信息。5.動(dòng)態(tài)RAM的刷新方式通常有

、、_______三利％6.完整的指令周期包括取指、、、

四個(gè)子周期，影響指令流水線性能的三種相關(guān)分別是_____相關(guān)、_______相關(guān)和控制相關(guān)。

7.Cache和主存地址的映射方式有、、二種。

三、簡答題（共2題，每題5分，共10分）

1.什么叫指令？什么叫指令系統(tǒng)？

2.一次程序中斷大致可分為哪幾個(gè)階段？

四、應(yīng)用題（共5題，每題10分，共50分）

1.設(shè)某機(jī)主頻為8MHz,每個(gè)機(jī)器周期平均含2個(gè)時(shí)鐘周期，每條指令平均有2.5個(gè)機(jī)器周

期，試問該機(jī)的平均指令執(zhí)行速度為多少M(fèi)IPS?若機(jī)器主頻不變，但每個(gè)機(jī)器周期平均含

4個(gè)時(shí)鐘周期，每條指令平均有5個(gè)機(jī)器周期，則該機(jī)的平均指令執(zhí)行速度乂是多少M(fèi)IPS?

由此可得出什么結(jié)論？

2.設(shè)某機(jī)有四個(gè)中斷源A、B、C、D,其硬件排隊(duì)優(yōu)先次序?yàn)锳,B,C,D,現(xiàn)要求將中斷處

理次序改為D,A,C,B。（1）寫出每個(gè)中斷源對應(yīng)的屏蔽字。

（2）按下圖時(shí)間軸給出的四個(gè)中斷源的請求時(shí)刻，畫出CPU執(zhí)行程序的軌跡。設(shè)每個(gè)中斷

源的中斷服務(wù)程序時(shí)間均為20so

n

7090

3.設(shè)機(jī)器數(shù)字長為8位（含一位符號位）,右A=+15,B=+24,求［A+B］補(bǔ)

和［A-B］補(bǔ)并還原成真值。

4.某機(jī)字長16位，存儲(chǔ)字長等于指令字長，若存儲(chǔ)器直接尋址空間為128字，變址時(shí)的位

移量為-64~+63』6個(gè)通用寄存器可作為變址寄存器。設(shè)計(jì)一套指令格式，滿足下列尋址類型

的要求。

（1）直接尋址的二地址指令3條；（2）變址尋址的一地址指令6條；（3）寄存器尋址的

二地址指令9條；（4）直接尋址的一地址指令13條。

5.設(shè)CPU共有16根地址線，8根數(shù)據(jù)線，并用-MREQ（低電平有效）作訪存控制信號，

R/-W作讀寫命令信號（高電平為讀，低電評為寫）。現(xiàn)有8片8KX8位的RAM芯片與CPU

相連，試回答：

（1）用74138譯碼器畫出CPU與存儲(chǔ)芯片的連接圖：（2）寫出每片RAM的地址范圍：（3）

根據(jù)圖（I）,若出現(xiàn)地址線A13與CPU斷線，并搭接到高電平上，將出現(xiàn)什么后果？

計(jì)算機(jī)組成原理試題（二）答案

一、選擇題

1.B2.B3.D4.B5.A6.C7.C8.C9.B10.D11.C12.C13.C14.B15.C16.

D17.B18.C19.A20.B

二、填空題

1.硬件系統(tǒng)軟件應(yīng)用軟件2數(shù)據(jù)地址控制3+15-164.觸發(fā)器電容5集中分散異步6

間址執(zhí)行中斷結(jié)構(gòu)數(shù)據(jù)控制7直接映射全相連組相連

三、簡答題

1指令是計(jì)算機(jī)執(zhí)行某種操作的命令，也就是常說的機(jī)器指令。一臺(tái)機(jī)器中所有機(jī)器指令的

集合，稱這臺(tái)計(jì)算機(jī)的指令系統(tǒng)。

2答：一次程序中斷大致可分為五個(gè)階段。中斷請求（1分）中斷判優(yōu)（I分）中斷響應(yīng)（1

分）中斷服務(wù)（1分）中斷返回（1分）

四、應(yīng)用題

1解：先通過主頻求出時(shí)鐘周期，再求出機(jī)器周期和平均指令周期，最后通過平均指令周期

的倒數(shù)求出平均指令執(zhí)行速度。計(jì)算如下：

時(shí)鐘周期=1/8MIIL=0.125X10-6=125ns機(jī)器周期=125nsX2=250ns

平均指令周期=250nsX2.5=625ns

平均指令執(zhí)行速度=l/625ns=l.6MIPS

行參數(shù)改變后：機(jī)器周期=125nsX4=500ns=0.5ps平均指令周期=0.5（JSX5=2.5JIS

平均指令執(zhí)行速度=I/2.5|JS=0.4MIPS

結(jié)論：兩個(gè)主頻相同的機(jī)器，執(zhí)行速度不一定一樣。

2（1）在中斷處理次序改為D>A>C>B后，每個(gè)中斷源新的屏蔽字如表所示。（5分）

中斷源屏蔽字

ABCD

A1110

B0100

C0110

D1111

（2）根據(jù)新的處理次序，CPU執(zhí)行程序的軌跡如圖所示（5分）

程序

D程序

C程序

B程序II

A程序|L

5102030405060708090

tttt

BDAC

3解：???A=+15=+OOOI111,B=+24=+0011000，［A］補(bǔ)=0,0001111,［B］

?b=0,0011000,［-B］?b=1,1101000

則［A-B］補(bǔ)=［A］補(bǔ)+［-B］補(bǔ)=0,0（X）1111+1,11010001,1110111

，［A-B］補(bǔ)=1,1110111故A-B=-0001001=-9

41）地址指令格式為（2分）

0P2A17A27

00-10

2）（2分）

0P5R14A27

11000-11101

3）（3分）

0P8R14A24

1111000-1111100

4）（3分）

0P9R17

111110001-11111101

51）

CRLUP8KX8f8KX8■8Kx8.8KX8

SRAM-SRAM■SRAM■■■■SRAM

，F(xiàn)T

D7、0，?IB

■■■-cs1

-CSl?CS2...

匚.嬴：（3,8,

A13------------------1

AL4-

A15

2）

0-81918192-1638316384-2457524576-3276732768-4095940960-49151

49152?5734357344-65535

3）如果地址線A13與CPU斷線，并搭接到高電平上，將會(huì)出現(xiàn)A13恒為“1”的情況。

此時(shí)存儲(chǔ)器只能尋址A13=l的地址空間，A13=0的另一半地址空間將永遠(yuǎn)訪問不到。若對

A13=0的地址空間進(jìn)行訪問，只能錯(cuò)誤地訪問到A13=l的對應(yīng)空間中去。

計(jì)算機(jī)組成原理試題(三)

一.選擇題(每題1分，共20分)

1.我國在年研制成功了第一臺(tái)電子數(shù)字計(jì)算機(jī),第一臺(tái)晶體管數(shù)字計(jì)算機(jī)于

年完成。

A.19461958B.19501968C.19581961D.19591965

2.Pentium微型計(jì)算機(jī)中乘除法部件位于_____中。

A.CPUB.接口C.控制器D.專用芯片

3.沒有外存儲(chǔ)器的計(jì)算機(jī)初始引導(dǎo)程序可以放在o

A.RAMB.ROMC.RAM和ROMD.CPU

4.下列數(shù)中最小的數(shù)是o

A.(101001)2B.(52)8C.(2B)]6[).34)io

5.在機(jī)器數(shù)中，零的表示形式是唯一的。

A.原碼B.補(bǔ)碼C.移碼D.反碼

6.在定點(diǎn)一進(jìn)制運(yùn)算器中，減法運(yùn)算一般通過來實(shí)現(xiàn)。

A.原碼運(yùn)算的二進(jìn)制減法器B.補(bǔ)碼運(yùn)算的二進(jìn)制減法器

C.補(bǔ)碼運(yùn)算的十進(jìn)制加法器D.補(bǔ)碼運(yùn)算的二進(jìn)制加法器

7,下列有關(guān)運(yùn)算器的描述中______是正確的。

A.只作算術(shù)運(yùn)算，不作邏輯運(yùn)算B.只作加法

C.能暫時(shí)存放運(yùn)算垢果D.以上答案都不對

8.某DRAM芯片，其存儲(chǔ)容量為512Kx8位，該芯片的地址線和數(shù)據(jù)線數(shù)目為。

A.8,512B.512,8C.18,81)。19,8

9.相聯(lián)存儲(chǔ)器是按進(jìn)行尋址的存儲(chǔ)器。

A.地址指定方式B.堆棧存取方式

C.內(nèi)容指定方式Do地址指定與堆棧存取方式結(jié)合

10.指令系統(tǒng)中采用不同尋址方式的目的主要是。

A.實(shí)現(xiàn)存儲(chǔ)程序和程序控制B.縮短指令長度，擴(kuò)大尋址空間，提高編程靈活性

C.可以直接訪問外存D.提供擴(kuò)展操作碼的可能并降低指令譯碼難度

11.堆棧尋址方式中，設(shè)A為累加寄存器，SP為堆棧指示器，Msp為SP

指示器的棧頂單元，如果操作的動(dòng)作是：(A)-Msp,(SP)—ITSP,那么出棧操作

的動(dòng)作為：

A.(Msp)-A,(SP)+1―SPB.(SP)+1-SP,(Msp)一A

C.(SP)一11SP,(Msp)->AD.(Msp)->A,(SP)一1rSP

12.在CPU中跟蹤指令后繼地址的寄存器是_____。

A.主存地址寄存器B.程序計(jì)數(shù)器C.指令寄存器D.狀態(tài)條件寄存器

13.描述多媒體CPU基本概念中正確表述的句子是____o

A.多媒體CPL是帶有MMX技術(shù)的處理器

B.多媒體CPU是非流水線結(jié)構(gòu)

C.MMX指令集是一種單指令流單數(shù)據(jù)流的串行處理指令

【).多媒體CPU一定是CISC機(jī)器

14.描述Futurebus+總線中基木概念正確的表述是。

A.Futurobus+總線是一個(gè)高性能的同步總線標(biāo)準(zhǔn)

B.基本上是一個(gè)同步數(shù)據(jù)定時(shí)協(xié)議

C.它是一個(gè)與結(jié)構(gòu)、處理器技術(shù)有關(guān)的開發(fā)標(biāo)準(zhǔn)

D.數(shù)據(jù)線的規(guī)模不能動(dòng)態(tài)可變

15.在的微型計(jì)算機(jī)系統(tǒng)中，外設(shè)可以和主存儲(chǔ)器單元統(tǒng)一編址，因此可以不用I/O

指令。

A.單總線B,雙總線C.三總線D.多總線

16.用于筆記本電腦的大容量存儲(chǔ)器是。

A.軟磁盤D.硬磁盤C.固態(tài)盤D.磁帶

17.具有自同步能力的記錄方式。

A.NRZ0B.NRZiC.PMD.MFM

18.不是發(fā)生中斷請求的條件。

A.一條指令執(zhí)行結(jié)束B.一次I/O操作結(jié)束

C.機(jī)器內(nèi)部發(fā)生故障D.一次DMA操作結(jié)束

19.采用DMA方式傳送數(shù)據(jù)時(shí)，每傳送一個(gè)數(shù)據(jù)就要用一個(gè)o

A.指令周期B.數(shù)據(jù)周期C.存儲(chǔ)周期D.總線周期

20.并行I/O標(biāo)設(shè)接口SCSI中，一塊主適配器可以連接臺(tái)具有5C5I接口的設(shè)備。

A.6B.7?15C.8D.10

二.填空題(每空1分，共20分)

1.在計(jì)算機(jī)術(shù)語中，將A.和B.和在一起稱為CPU,而將CPU和C.合

在一起稱為主機(jī)。

2.計(jì)算機(jī)軟件一般分為兩大類：一類叫A.,另一類叫B.,,操作系統(tǒng)屬于

C.類。

3.主存儲(chǔ)器容量通常以MB表示，其中M=A.,B=B.；硬盤容量通常以GB

表示，其中G=C.o

4.CPU能直接訪問A.和B.____,但不能直接訪問磁盤和光盤。

5.指令字長度有A.、B.、C.三種形式。

6.計(jì)算機(jī)系統(tǒng)中，根據(jù)應(yīng)用條件和硬件資源不同，數(shù)據(jù)傳輸方式可采用A.____傳送、

B.傳送、C.傳送。

7.通道是一個(gè)特殊功能的A.，它有自己的B.專門負(fù)責(zé)數(shù)據(jù)輸入輸出的傳輸

控制。

8.并行I/O接口A.和串行I/O接口B.是目前兩個(gè)最具有權(quán)威性的標(biāo)準(zhǔn)接口

技術(shù)。

三.簡答題(每題5分，共20分)

1.一個(gè)較完善的指令系統(tǒng)應(yīng)包括哪幾類？

2.什么是閃速存儲(chǔ)器？它有哪些特點(diǎn)？

3.比較水平微指令與垂直微指令的優(yōu)缺點(diǎn)。

4.CPU響應(yīng)中斷應(yīng)具備哪些條件？

四.應(yīng)用題(每題5分，共20分)

1.Bfel：X=0.1011,Y=-0.0101,^[X/2]?,[X/4]#,[-X]H,[Y/2]M,—

2.設(shè)機(jī)器字長為16位，定點(diǎn)表示時(shí)，尾數(shù)15位，階符1位。

(1)定點(diǎn)原碼整數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？

(2)定點(diǎn)原碼小數(shù)表示時(shí)，最大正數(shù)為多少？最小負(fù)數(shù)為多少？

3.[x]補(bǔ)+[y]補(bǔ)=[x+yh卜

求證：心]補(bǔ)=[引補(bǔ)

4.有一個(gè)16Kxi6的存儲(chǔ)器，由1KX4位的DRAM芯片構(gòu)成問：

(1)總共需要多少DRAM芯片?

(2)畫出存儲(chǔ)體的組成框圖。

5.中斷接口中有哪些標(biāo)志觸發(fā)器？功能是什么？

6.CPU結(jié)構(gòu)如圖所示，其中一個(gè)累加寄存器AC,一個(gè)狀態(tài)條件寄存器和其它四個(gè)寄存

器，各部分之間的連線表示數(shù)據(jù)通路，箭頭表示信息傳送方向。

(1)標(biāo)明圖中四個(gè)寄存器的名稱。

(2)簡述指令從主存取到控制器的數(shù)據(jù)通路。

(3)簡述數(shù)據(jù)在運(yùn)算器和主存之間進(jìn)行存/取訪問的數(shù)據(jù)通路。

圖C8.1

7.何謂DMA方式？DMA控制器可采用哪幾種方式與CPU分時(shí)使用內(nèi)存？

8.CD-ROM光盤的外緣有5mm的范圍因記錄數(shù)據(jù)困難，一般不使用，故標(biāo)準(zhǔn)的播放時(shí)間

為60分鐘。請計(jì)算模式1情況下光盤存儲(chǔ)容量是多少？

計(jì)算機(jī)組成原理試題（三）答案

一.選擇題

1.D2.A3.B4.A5.B,C6.D7.D

8.D9.C10.B11.B12.B13.A14.C

15.A16.C,I）17.C18.A19.C20.B

二.填空題

1.A.運(yùn)算器B.控制器C.存儲(chǔ)器

2.A.系統(tǒng)程序B.應(yīng)用程序C.系統(tǒng)程序

3.A.220B.8位（1個(gè)字節(jié)）C.230

4.A.cacheB.主存

5.A.單字長B.半字長C.雙字長

6.A.并行B.串行C.復(fù)用

7.A.處理器B.指令和程序

8.A.SCSIB.IEEE1391

三.簡答題

1.包括：數(shù)據(jù)傳送指令、算術(shù)運(yùn)算指令、邏輯運(yùn)算指令、程序控制指令、輸入輸出指

令、堆棧指令、字符串指令、特權(quán)指令等。

2.閃速存儲(chǔ)器是高密度、非易失性的讀/寫半導(dǎo)體存儲(chǔ)器。從原理上看，它屬于ROM

型存儲(chǔ)器，但是它又可隨機(jī)改寫信息；從功能上看，它又相當(dāng)于RAM,所以傳統(tǒng)ROM

與RAM的定義和劃分已失去意義。因而它是一種全新的存儲(chǔ)器技術(shù)。

閃速存儲(chǔ)器的特點(diǎn)：（1）固有的非易失性

（2）廉價(jià)的高密度

（3）可直接執(zhí)行

（4）固態(tài)性能

3.（1）水平型微指令并行操作能力強(qiáng)、效率高、靈活性強(qiáng)，垂直型微指令則較差。

（2）水平型微指令執(zhí)行一條指令的時(shí)間短，垂直型微指令執(zhí)行時(shí)間長。

（3）由水平型微指令解釋指令的微程序，具有微指令字比較長，但微程序短的特點(diǎn),

而垂直型微指令正好相反。

（4）水平型微指令用戶難以掌握，而垂直型微指令與指令比較相似，相對來說比較

容易掌握

4.解：

（1）在CPU內(nèi)部設(shè)置的中斷屏蔽觸發(fā)器必須是開放的。

（2）外設(shè)有中斷請求時(shí)，中斷請求觸發(fā)器必須處于“1”狀態(tài)，保持中斷請求信號。

（3）外設(shè)（接口）中斷允許觸發(fā)器必須為“1”，這樣才能把外設(shè)中斷請求送至CPU。

（4）當(dāng)上述三個(gè)條件具備時(shí)，CPU在現(xiàn)行指令結(jié)束的最后一個(gè)狀態(tài)周期響應(yīng)中斷。

四.應(yīng)用題

1.解：[X]補(bǔ)=0.1011[X/2]?b=0.01011[X/4]fr=0.001011[-X]H=1.0101

[Y]補(bǔ)=1.1011[Y/2]補(bǔ)=1.11011[Y/4]?=1.111011[一Y]補(bǔ)=0.0101

2.解：(1)定點(diǎn)原碼整數(shù)表示時(shí)

,5

最大正數(shù):(2-1)io=(32767)|0

最小負(fù)數(shù)：-(2,5-1)io=(-32767)io

(2)定點(diǎn)原碼小數(shù)表示時(shí)

最大正數(shù)：(1-2,5),o

最小負(fù)數(shù)：?(1-2,5)io

3.證：因?yàn)閇x]補(bǔ)+[y]Ix+y]補(bǔ)

令x=-y代入，則有[?y]補(bǔ)+[yhH?y+y]補(bǔ)=[0]補(bǔ)=0

所以-[y]#=[-y]ib

4.解：（1）芯片1KX4位，片內(nèi)地址線10位（AkAo）,數(shù)據(jù)線4位。芯片總數(shù)

16KX16/（1KX4）=64片

（2）存儲(chǔ)器容量為16K,故地址線總遨為此位（A13—A0）,其中Ai3AIZAUAIO

通過4：16譯碼器產(chǎn)生片選信號飛（芾15。

4：16譯碼器

A|3A|2AnA10

圖C8.2

5.解：中斷接口中有四個(gè)標(biāo)志觸發(fā)器：

（1）準(zhǔn)備就緒的標(biāo)志（RD）：一旦設(shè)備做好一次數(shù)據(jù)的接受或發(fā)送，便發(fā)出一

個(gè)設(shè)備動(dòng)作完畢信號，使RD標(biāo)志置“1”。在中斷方式中，該標(biāo)志用作為

中斷源觸發(fā)器，簡稱中斷觸發(fā)器。

（2）允許中斷觸發(fā)器（ED：可以用程序指令來置位。EI為“1”時(shí)，某設(shè)備可

以向CPU發(fā)出中斷請求；EI為“0”時(shí)，不能向CPU發(fā)出中斷請求，這

意味著某中斷源的中斷請求被禁止。設(shè)置EI標(biāo)志的目的，就是通過軟件來

控制是否允許某設(shè)備發(fā)出中斷請求。

<3）中斷請求觸發(fā)器（IR）：它暫存中斷請求線上由設(shè)備發(fā)出的中斷請求信號。

當(dāng)IR標(biāo)志為“1”時(shí)，表示設(shè)備發(fā)出了中斷請求。

（4）中斷屏新觸發(fā)器（IM）：是CPU是否受理中斷或批準(zhǔn)中斷的標(biāo)志。IM標(biāo)

志為“0”時(shí)，CPU可以受理外界的中斷請求，反之，IM標(biāo)志為“1”時(shí),

CPU不受理外界的中斷。

6.解：（1）a為數(shù)據(jù)緩沖寄存器DR,b為指令寄存器n<,c為主存地址寄存器AR,

d為程序計(jì)數(shù)器PC

（2）PC-AR-主存一緩沖寄存器DR-指令寄存器IR-操作控制器

（3）存儲(chǔ)器讀：MfDR-ALU-AC存儲(chǔ)器寫：AC-DRfM

7.解：DMA直接內(nèi)存訪問方式是一種完全由硬件執(zhí)行I/O交換的工作方式。DMA控制器從

CPU完全接管對總線的控制，數(shù)據(jù)交換不經(jīng)過CPU而直接在內(nèi)存和I/O設(shè)備間進(jìn)行。

8.解：扇區(qū)總數(shù)=60X60X75=270000

模式1存放計(jì)算機(jī)程序和數(shù)據(jù)，其存儲(chǔ)容量為

270000X2048/1024/1024=527MB

計(jì)算機(jī)組成原理試題(四)

一.選擇題(每空1分，共20分)

1.將有關(guān)數(shù)據(jù)加以分類、統(tǒng)計(jì)、分析?，以取得有利用價(jià)值的信息，我們稱其為

A.數(shù)值計(jì)算B.輔助設(shè)計(jì)C.數(shù)據(jù)處理D.實(shí)時(shí)控制

2.目前的計(jì)算機(jī)，從原理上講o

A.指令以二進(jìn)制形式存放，數(shù)據(jù)以十進(jìn)制形式存放

B.指令以十進(jìn)制形式存放，數(shù)據(jù)以二進(jìn)制形式存放

C.指令和數(shù)據(jù)都以二進(jìn)制形式存放

D.指令和數(shù)據(jù)都以十進(jìn)制形式存放

3.根據(jù)國標(biāo)規(guī)定，每個(gè)漢字在計(jì)算機(jī)內(nèi)占用,存儲(chǔ)。

A.一個(gè)字節(jié)B.二個(gè)字節(jié)C.三個(gè)字節(jié)D.四個(gè)字節(jié)

4.下列數(shù)中最小的數(shù)為O

A.(101001)2B.(52)8C.(2B)(6D.(44)io

5.存儲(chǔ)器是計(jì)算機(jī)系統(tǒng)的記憶設(shè)備,主要用于

A.存放程序B.存放軟件C.存放微程序D.存放程序和數(shù)據(jù)

6.設(shè)乂=—0.1011,則［X］補(bǔ)為