第7章半導(dǎo)體存儲器及可編程邏輯器件RAM（Random-AccessMemory）“隨機”指可以直接存取任意位置的存儲單元的數(shù)據(jù)，且訪問時間與存儲單元的位置無關(guān)。讀、寫機理相同，讀、寫時間相同，可無限次寫入。用在需要頻繁讀寫數(shù)據(jù)的場合。一、半導(dǎo)體存儲器的分類存儲器易失性存儲器0102非易失性存儲器斷電后存儲的數(shù)據(jù)將丟失RAM斷電后存儲的數(shù)據(jù)仍可長期保存ROM一、半導(dǎo)體存儲器的分類存儲器易失性存儲器0102非易失性存儲器斷電后存儲的數(shù)據(jù)將丟失RAM斷電后存儲的數(shù)據(jù)仍可長期保存ROMROM（Read-OnlyMemory）數(shù)據(jù)只能讀出不能寫入。數(shù)據(jù)的寫入是由制造商完成的。ROM也可以隨機訪問。實際上，現(xiàn)在有些ROM也可以由用戶寫入數(shù)據(jù)，但寫入時間遠大于讀出時間，且寫入次數(shù)也是有限的。一、半導(dǎo)體存儲器的分類存儲器易失性存儲器0102非易失性存儲器斷電后存儲的數(shù)據(jù)將丟失RAM斷電后存儲的數(shù)據(jù)仍可長期保存ROMROM（Read-OnlyMemory）常用于：1、存放系統(tǒng)程序、數(shù)據(jù)表、字符代碼等不易變化的數(shù)據(jù)；2、讀操作頻率遠高于寫操作頻率的場合；3、讀寫都不頻繁的場合。ROM的數(shù)據(jù)寫入過程常稱為“編程”1.

ROM的基本結(jié)構(gòu)其中：輸出緩沖器的作用——1、提高存儲器的帶負載能力；2、實現(xiàn)對輸出狀態(tài)的三態(tài)控制，以便與系統(tǒng)的總線連接。二、只讀存儲器ROM字線（選擇線）位線（數(shù)據(jù)線）存儲單元：存儲器中每存儲1位二進制數(shù)的點存儲容量：存儲器中總的存儲單元的數(shù)量存儲容量=字線數(shù)N×位線數(shù)MROM的結(jié)構(gòu)框圖表示存儲容量存“1”存“0”2.

ROM的工作原理二極管ROM電路

與陣列

或陣列3.可編程ROMROM固定ROM可編程ROM一次可編程ROM（ProgrammableROM，PROM）光可擦除可編程ROM（ErasableProgrammableROM，EPROM）電可擦除可編程ROM（ElectricalErasableProgrammableROM，EEPROM）快閃存儲器（FlashMemory，F(xiàn)lash或閃存）（1）固定ROM

固定ROM也稱為掩膜ROM，存放的信息是由生產(chǎn)廠家采用掩膜工藝專門為用戶制作的，這種ROM出廠時其內(nèi)部存儲的信息就已經(jīng)“固化”在里邊了，所以也稱固定ROM。它在使用時只能讀出，不能寫入，因此通常只用來存放固定數(shù)據(jù)、固定程序和函數(shù)表等。（2）可編程ROM（PROM）

廠家制造PROM時，使存儲矩陣（“或”陣列）的所有存儲單元的內(nèi)容全為“1”（或“0”），用戶可根據(jù)自己的需要自行確定存儲單元的內(nèi)容，但只可寫入一次。圖7.1.1PN結(jié)擊穿法PROM的存儲單元圖7.1.2熔絲型PROM的存儲單元表7.1.1各類存儲器特性比較ROM中的信息可以隨時讀出，但不可以隨時寫入；數(shù)據(jù)不易丟失，斷電亦保存；

ROM工作時無需刷新；

ROM電路結(jié)構(gòu)簡單，集成度可以很高，宜批量生產(chǎn)，價格便宜。4.

ROM的總體特點5.

ROM的應(yīng)用示例1——移動U盤：示例2——閃存卡：示例3——BIOS：【例1】一個ROM中的數(shù)據(jù)表如下所示：

地址字線數(shù)據(jù)0001101100010010010010000101101101001110

與陣列或陣列◆SRAM：靜態(tài)存儲器（StaticRAM）主要利用靜態(tài)觸發(fā)器的自保功能存儲特性*雙極型RAM存儲單元：TTL、ECL、IIL*六管靜態(tài)MOSRAM單元◆DRAM：動態(tài)存儲器（DynamicRAM）主要利用MOS管柵極電容的存儲電荷的原理*四管動態(tài)、三管動態(tài)（早期）*單管動態(tài)存儲單元1.

RAM的分類三、隨機存儲器RAM2.

SRAM的電路結(jié)構(gòu)及工作原理◆SRAM電路通常由存儲矩陣、地址譯碼器和讀/寫控制電路（輸入/輸出）電路構(gòu)成，其結(jié)構(gòu)框圖如下：圖7.1.3SRAM的結(jié)構(gòu)框圖◆在RAM工作時可以隨時從任何一個指定地址讀出數(shù)據(jù)，也可以隨時將數(shù)據(jù)寫入任何一個指定的存儲單元中去；◆最大優(yōu)點：讀、寫方便，使用靈活；◆缺點：數(shù)據(jù)易失性，斷電即丟失，需不斷刷新。3.

RAM的總特點1.

RAM存儲器容量的擴展

當用一片RAM器件不能滿足對存儲容量的要求時，就需要將若干片RAM組合起來，形成一個容量更大的存儲器。ROM亦同。擴展方式擴展目的◆字擴展方式◆位擴展方式◆字位同時擴展方式四、存儲器的應(yīng)用位擴展方式【例1】試用1024×2RAM擴展成1024×6存儲器。I/01I/02I/03I/04I/05I/06…

字擴展方式【例2】試將256×8位RAM擴展成1024×8位存儲器。表7.1.2各片RAM電路的地址分配先位擴展

再字擴展字位同時擴展方式已知SRAM2112（256×4）組成的擴展電路如下圖所示，該電路的內(nèi)存范圍為：(

)400H~4FFH200H~2FFH800H~8FFH6FFH~8FFHABCD提交單選題2分為構(gòu)成4096×4位的RAM，需要（）片1024×1的RAM。481632ABCD提交單選題2分【例2】試用ROM設(shè)計一個七段字符顯示的譯碼器，其真值表由下表給出。

2.實現(xiàn)組合邏輯電路

【例3】試用ROM產(chǎn)生如下的一組多輸出邏輯函數(shù)：

【例4】分析下圖所示電路的邏輯功能。其中:WXYZ對應(yīng)8421-BCD碼的4位輸出。解：從該ROM中可在16個CP內(nèi)讀出如下數(shù)據(jù)：CP序號計數(shù)器狀態(tài)選出字線讀出數(shù)據(jù)（WXYZ）對應(yīng)8421-BCD10000W00011320001W10001130010W20100440011W30001150100W40101560101W51001970110W60010280111W701106…151110W1410019161111W1500113存儲數(shù)學常數(shù)π值！可編程邏輯器件（ProgrammableLogicDevice,簡稱PLD）——用戶可以根據(jù)自己的需要，定義其邏輯功能的器件。一、可編程邏輯器件PLD簡介PLD的優(yōu)點：集成度高、電路尺寸小、功耗低、可靠性高、用戶的專用電路、不改電路變更系統(tǒng)功能。可編程邏輯器件PLD簡單可編程邏輯器件SPLD(SimplePLD)高密度可編程邏輯器件復(fù)雜可編程器件CPLD(ComplexPLD)現(xiàn)場可編程門陣列FPGA(FieldProgrammableGateArray)可編程邏輯陣列PLA可編程陣列邏輯PAL通用陣列邏輯GAL1.PLD的分類2.PLD的基本結(jié)構(gòu)圖7.2.1可編程邏輯器件的基本結(jié)構(gòu)輸入緩沖電路：對輸入信號進行預(yù)處理。與或陣列：可編程邏輯器件的主體，實現(xiàn)“積之和”形式的邏輯函數(shù)。輸出緩沖電路：對輸出信號進行處理。3.

PLD電路中門電路的畫法與門輸出恒等于0的與門或門互補輸出的緩沖器三態(tài)輸出的緩沖器二、低密度可編程邏輯器件

與陣列(可編程)或陣列(可編程)輸出電路可編程可編程1.可編程邏輯陣列PLA【例1】用組合型FPLA設(shè)計組合邏輯函數(shù)。典型PLA集成電路

解：變換成最簡與或形式★PAL器件的基本電路結(jié)構(gòu)如下：★PAL器件設(shè)計電路時只需按照編程軟件規(guī)定的格式輸入邏輯真值表，后續(xù)的工作將由開發(fā)系統(tǒng)自動完成。2.可編程陣列邏輯PAL可編程不可編程★通用陣列邏輯（GenericArrayLogic,GAL）的推出主要是為了克服PAL器件輸出電路不可改寫的缺陷。★GAL采用電可擦除的CMOS制作，可用電壓信號擦除并可重新編程。★GAL輸出端設(shè)置了可編程的輸出邏輯宏單元（OLMC:OutputLogicMacroCell），通過編程將OLMC設(shè)置成不同工作狀態(tài)，這樣可用同一種GAL器件實現(xiàn)PAL器件所有的各種輸出電路工作模式，從而增強器件的通用性，并因此取代了PAL器件。3.通用陣列邏輯GAL可編程不可編程可編程一、CPLD基本結(jié)構(gòu)編程技術(shù)：E2PROM快閃存儲器GALGALGALGALGALGAL圖7.3.1CPLD的基本結(jié)構(gòu)1.邏輯塊Altera——LAB（LogicArrayBlock）Xilinx——FB（FunctionBlock）Lattice——GLB（GenericLogicBlock）二、CPLD工作原理nm圖7.3.2邏輯塊結(jié)構(gòu)XC9500系列：n=36，m=18MAX7000S系列：n=36，m=16nmnm

可編程乘積項陣列決定了每個邏輯塊乘積項的總數(shù)；

輸入變量個數(shù)決定了每個乘積項的變量個數(shù)；XC9500系列的邏輯塊：90個36變量乘積項；

MAX7000S系列的邏輯塊：80個36變量乘積。nm乘積項分配模塊將乘積項陣列中任何一個乘積項分配給某一個宏單元或多個宏單元，增強了靈活性。XC9500系列的邏輯塊：90個乘積項可以組合到一個宏單元中，產(chǎn)生90個乘積項的與或式。

MAX7000S系列的邏輯塊：還可以使同一個乘積項被多個宏單元共享。nm包含一個或門、一個觸發(fā)器和一些可編程的數(shù)據(jù)選擇器及控制門。宏單元的輸出不僅送到I/O塊，也送回內(nèi)部連線區(qū)。組合邏輯輸出寄存器輸出清零或置位2.

I/O塊圖7.3.3I/O單元結(jié)構(gòu)芯核工作電壓I/O工作電壓圖7.3.3I/O單元結(jié)構(gòu)3.可編程內(nèi)部連線Altera公司：可編程連線Xilinx公司：開關(guān)矩陣Lattice公司：全局布線區(qū)實現(xiàn)可編程互連的方法有兩種：廠商系列型號邏輯塊宏單元個數(shù)（單個邏輯塊）宏單元總數(shù)邏輯塊輸入寬度/bit最高工作頻率/MHz工作電壓/V最大可用引腳數(shù)AlteraMAX7000SEPM7032S4166436175.4568MAX7000AEPM7128AE81612836192.33.3100MAXIIEPM2210G221101700263041.8272XilinxXC9500XC95144818144361005133XC9500XLXC95144XL818144542003.3117LatticeispMACH4000V4128V816128363333.3100ispLSI5000VE5128VE432128641803.396表7.3.1典型CPLD產(chǎn)品的相關(guān)參數(shù)MAXII的邏輯塊中不是與或陣列而是查找表（LUT）反熔絲：熔絲編程前呈現(xiàn)高阻狀態(tài)，相當于斷開，加高電壓編程后，熔絲電阻變小，相當于導(dǎo)通。占用面積小。編程技術(shù)：SRAM：

無限次編程反熔絲：只能編程一次，主要用于大批量定型產(chǎn)品一、查找表邏輯結(jié)構(gòu)異或邏輯真值表存儲器地址存儲內(nèi)容F000011101110異或邏輯真值表存儲器地址存儲內(nèi)容F000011101110000異或邏輯真值表存儲器地址存儲內(nèi)容F000011101110011查找表LUT（LookUpTable）3輸入LUT結(jié)構(gòu)4輸入LUT結(jié)構(gòu)6輸入LUT結(jié)構(gòu)字擴展關(guān)系高位地址輸出FEZ00選通LUT（I）01選通LUT（II）10選通LUT（III）11選通LUT（IV）006輸入LUT結(jié)構(gòu)字擴展關(guān)系高位地址輸出FEZ00選通LUT（I）01選通LUT（II）10選通LUT（III）11選通LUT（IV）016輸入LUT結(jié)構(gòu)二、FPGA基本結(jié)構(gòu)圖7.4.1FPGA的結(jié)構(gòu)組成1.可配置邏輯塊（CLB