P10M1觸發器邏輯功能的測試P10M2簡單計數器電路的測試P10M3時鐘信號產生電路的測試思考與練習

在日常生活中，時常用到計數器，例如電梯，每上一層樓,計數器就要加1，每下一層樓，計數器就要減1。本項目通過對常用觸發器電路和簡單計數器電路的測試，從中學習D觸發器和JK觸發器的基本特性，了解同步時序邏輯電路的特點，掌握同步時序邏輯電路的分析方法，了解數字電路中脈沖信號(時鐘信號)產生的方法。項目任務書MNL1觸發器概述

數字電路分為組合邏輯電路和時序邏輯電路兩大類。組合邏輯電路的特點是，任一時刻電路的輸出信號只取決于當前的輸入信號。時序邏輯電路的特點是，任一時刻電路的輸出信號不僅取決于當前的輸入信號，而且還與電路原來的狀態有關，相當于在組合邏輯的輸入端加了一個反饋信號，在電路中有一個存儲電路，該存儲電路可以將輸出的信號保持住。圖10-1-1是時序邏輯電路的構成框圖。P10M1觸發器邏輯功能的測試圖10-1-1時序電路構成框圖圖10-1-1中的存儲電路是由觸發器電路構成的，也就是說,觸發器電路是構成存儲電路的基本元件。觸發器的類型和種類很多，常用的分類方式為：

(1)根據邏輯功能的不同來分類，觸發器可分為RS觸發器、D觸發器、JK觸發器、T觸發器和T′觸發器。

(2)根據觸發方式的不同來分類，觸發器可分為電平觸發器、鐘控觸發器和邊沿觸發器。

(3)根據電路結構的不同來分類，觸發器可分為基本RS觸發器和鐘控觸發器。觸發器狀態的改變受外界觸發信號的控制，不同的結構形式有不同的觸發方式。觸發方式大致分為電平觸發方式和脈沖邊沿觸發方式。

常用的觸發器電路有基本RS觸發器、D觸發器和JK觸發器。

本模塊主要學習基本RS觸發器、邊沿D觸發器和邊沿JK觸發器。測試工作任務書MNL2基本RS觸發器

1.基本RS觸發器的邏輯功能

基本RS觸發器的邏輯電路圖如圖10-1-3(a)所示，邏輯符號如圖10-1-3(b)所示。電路由兩個與非門交叉連接而成，和是兩個輸入端，分別稱為復位端和置位端，或者稱為置“0”端和置“1”端。Q和為兩個互補的輸出端，正常情況下，Q和的狀態相反，是一種互補的邏輯狀態。在觸發器電路中，一般規定Q的狀態代表觸發器的狀態，把Q=1,

=0的狀態稱為觸發器的1狀態，把Q=0,

=1的狀態稱為觸發器的0狀態。圖10-1-3基本RS觸發器從圖10-1-3(a)及MNC10-1可以看出：

(1)當=0,

=1時，無論觸發器原來的狀態是什么，與非門G2的輸出為1，所以=1，這樣與非門G1的輸入都為高電平，其輸出為低電平，則Q=0。觸發器此時為置0狀態。

(2)當=1,

=0時，由于電路的對稱性，此時，Q=1,

=0。觸發器為置1狀態。

(3)當=1,

=1時，觸發器保持原來的狀態不變。當原來的狀態為0時，則Q=0反饋到G2的輸入端，使得=1。

=1又反饋G1的輸入端，=1,使得G1的輸出為0，即Q=0，使得觸發器維持0狀態不變。當原來觸發器的狀態為1時，同理，觸發器仍然保持1狀態不變。此時，觸發器處于保持狀態。

(4)當=0,

=0時，此時，與非門G1和G2的輸入端皆有一個為0電平，輸出Q=

=1。由此破壞了觸發器的輸出Q和應為互補的邏輯關系,稱這樣的狀態為不允許狀態。從以上分析可以看出：基本RS觸發器的輸出狀態隨輸入狀態的變化而變化，是由觸發器直接以電平的方式觸發改變觸發器狀態的。該方式為直接低電平觸發方式,而邏輯符號中輸入端靠近矩形框處的小圈圈表明它是用低電平觸發的。在觸發器電路中，用Qn表示觸發器原來所處的狀態，稱為現態;用Qn+1表示在、輸入信號觸發下觸發器的新狀態，稱為次態。將觸發器的輸入、現態、次態列在表中，稱為觸發器的功能真值表，見表10-1-1。表10-1-1RS觸發器的功能真值表根據RS觸發器狀態表，寫出RS觸發器的狀態方程為

Qn+1=

+

·Qn

其約束條件為：=1。

就是說,和不能同時為0。

狀態方程又稱為特征方程，它是以邏輯表達式的形式表示觸發信號作用下次態Qn+1和現態Qn與輸入信號之間的關系。

2．RS觸發器的應用——消抖動開關電路

基本RS觸發器電路簡單，具有廣泛的用途。圖10-1-5(a)是在時序電路中廣泛應用的消抖動開關電路。

通常使用的開關一般是由機械接觸實現開關的閉合和斷開，由于機械觸點存在彈性，這就決定了當它閉合時會產生反彈的問題，反映在電信號上是將產生不規則的脈沖信號，如圖10-1-5(b)所示。圖10-1-4RS觸發器的狀態表圖10-1-5消抖動開關電路消抖動電路的工作原理如下：當開關向下時，為高電平，通過開關觸點接地，但由于機械觸點存在著抖動現象，端不是一個穩定的低電平，而是有一段時高時低的不規則脈沖出現。但當開關打下的瞬間，為低電平，此時=1，=0，觸發器置“1”，輸出Q=1。由于開關的抖動使得開關可能又迅速地彈起，此刻立刻變為高電平，即

=1，=1，此時刻觸發器為保持狀態，保持前一時刻的輸出高電平狀態，即Q=1。所以,盡管由于輸入開關的機械抖動使電信號產生了不穩定的脈沖，但輸出波形卻是穩定的無瞬時抖動的脈沖信號。MNL3邊沿D觸發器

1.邊沿D觸發器的邏輯符號

邊沿D觸發器的邏輯符號如圖10-1-6所示。圖10-1-6邊沿D觸發器的邏輯符號如圖10-1-6(a)所示，邊沿D觸發器有一個輸入端1D，一個時鐘信號輸入端CI，兩個互補輸出端Q、。邊沿D觸發器的輸出狀態不僅與輸入信號D的當前狀態及CP時鐘信號的有效邊沿(上升沿或下降沿)有關，還與CP脈沖到來之前的電路狀態有關。如前所述,通常把CP脈沖作用之前觸發器的輸出狀態稱為現態，記為Qn(

)，把CP時鐘作用之后觸發器的輸出狀態稱為次態，記為Qn+1(

)。在圖10-1-6(a)中，其觸發有效邊沿為上升沿(CI端沒有小圈圈)，也就是說,觸發器的輸出狀態在CP脈沖的上升沿才會變化。圖10-1-6(c)中，其觸發有效邊沿為下降沿(CI端有小圈圈)，即觸發器的輸出狀態在CP脈沖的下降沿才會發生變化。圖10-1-6(b)所示邊沿D觸發器中，其觸發有效邊沿為上升沿觸發，它比圖10-1-6(a)的D觸發器多了兩個輸入端——

和端，稱和端分別為置0端(復位端)和置1端(置位端)。圖10-1-6(d)所示也是具有置0端和置1端的邊沿Ｄ觸發器，它的有效觸發邊沿為下降沿。

2.集成邊沿D觸發器74LS74

74LS74為單輸入端的雙D觸發器,一個芯片中封裝著兩個相同的D觸發器，每個觸發器只有一個D端，它們都帶有置0端和置1端，為低電平有效,CP上升沿觸發。74LS74的邏輯符號和引腳排列分別如圖10-1-7(a)和(b)所示。圖10-1-7邊沿D觸發器74LS74測試工作任務書

3.邊沿D觸發器的描述方法

在觸發器及所構成的時序電路中，對其邏輯功能有不同的描述方法，下面以邊沿D觸發器為例加以介紹。

(1)特征方程。將觸發器的次態與現態、輸入之間的關系用邏輯函數的形式表示為

Qn+1=D

(2)功能真值表。將觸發器的次態、現態、輸入之間的關系用真值表的方式表示，如表10-1-3所示。表10-1-3D觸發器的功能真值表

(3)狀態轉移圖。

圖10-1-10是D觸發器的狀態轉移圖。我們用0外加個圈表示0狀態，用1外加個圈表示1狀態；用有箭頭的線段表示CP脈沖有效邊沿到來之后的狀態的變化方向；箭頭上方或下方是狀態轉換的條件。

(4)波形圖(時序圖)。將CP時鐘、輸入信號、輸出信號的現態及次態用波形的方式表示，如圖10-1-11所示。圖10-1-10D觸發器的狀態轉移圖圖10-1-11D觸發器的波形圖(時序圖)MNL4邊沿JK觸發器

74LS112是TTL集成邊沿JK觸發器，它的內部集成有兩個下降沿有效的JK觸發器，每個觸發器各自有直接置0端、置1端、時鐘輸入端。其引腳排列如圖10-1-12(a)所示，常用邏輯符號如圖10-1-12(b)所示。圖10-1-1274LS112的引腳排列及常用邏輯符號測試工作任務書邊沿JK觸發器的功能描述

邊沿JK觸發器的特征方程是

Qn+1=J

+

邊沿JK觸發器的功能真值表如表10-1-7所示。表10-1-7JK觸發器的功能真值表

邊沿JK觸發器的狀態轉移圖如圖10-1-15所示。

邊沿JK觸發器的波形圖如圖10-1-16所示(設初始狀態為0，CP時鐘下降沿觸發)。圖10-1-15JK觸發器的狀態轉移圖圖10-1-16JK觸發器的波形圖(時序圖)MNL1時序邏輯電路的組成

我們知道，時序邏輯電路是由組合邏輯電路和由觸發器電路構成的存儲電路構成的。因此,時序電路的輸出不僅與當前的輸入狀態有關，而且還與電路前一時刻的狀態有關。所以，時序邏輯電路在結構上具有反饋的特點，在邏輯功能上具有記憶的功能。圖10-2-1是時序邏輯電路的構成框圖。P10M2簡單計數器電路的測試圖10-2-1時序電路的構成框圖圖10-2-1中，X(x1,x2,…,xm)代表輸入信號，Y(y1,y2,…,yn)代表輸出信號,Z(z1,z2,…,zk)代表存儲電路的輸入信號,Q(q1,q2,…,ql)代表存儲電路的輸出信號。

時序邏輯電路可分為同步時序電路和異步時序電路。在同步時序電路中，所有觸發器的CP時鐘端都接在一起，電路中的觸發器在統一時鐘的作用下同時翻轉，而異步時序電路的觸發器不是同時翻轉的。由于同步時序電路的觸發器同時翻轉，因此同步時序電路的速度較異步時序電路快，應用也較異步時序電路廣泛。MNL2由觸發器構成的簡單計數器電路

計數器是應用較廣泛的時序電路之一,用來記錄計數脈沖的個數。

計數器的分類有很多種：

(1)按計數器中觸發器翻轉是否與計數脈沖同步分為同步計數器和異步計數器。

(2)按計數進制可分為二進制計數器和非二進制計數器。非二進制計數器有十進制計數器、六十進制計數器等。

(3)按數字的增減趨勢可分為加法計數器、減法計數器和可逆計數器。測試工作任務書計數器的分頻功能

從以上測試可知：當輸入脈沖的頻率為f0時，D觸發器經過適當連接，在觸發器的輸出端可以得到及的方波信號，稱為二分頻及四分頻，所以D觸發器經適當連接就具有分頻的功能。圖10－2－3畫出了CP輸入端、1Q輸出端、2Q輸出端的波形。

我們也可以用圖10-2-4所示的狀態轉移圖來表示圖10-2-2的邏輯功能。圖10-2-3D觸發器構成的分頻電路波形圖圖10-2-4異步四進制計數器的狀態轉移圖兩個觸發器的輸出為2Q、1Q，假設觸發器的初始狀態為00，當第一個脈沖上升沿到時，觸發器2Q1Q狀態為11；第二個脈沖上升沿到時，觸發器2Q1Q狀態為10；第三個脈沖上升沿到時，觸發器2Q1Q狀態為01;第四個脈沖上升沿到時，觸發器2Q1Q狀態回到初始狀態00。通常稱這樣的電路為模4計數器，由于兩個觸發器的CP時鐘不是接在一起，因此兩個觸發器不可能同時動作，稱這樣的計數器為異步計數器。在數字電路中,把所有觸發器的CP時鐘接在一起并且電路中所有的觸發器同時動作的計數器稱為同步計數器。所以,圖10-2-2所示的時序電路為異步模4（四進制）減法計數器。MNL3同步時序電路的分析

計數器是最常用的時序電路之一。圖10-2-2中的異步計數器屬于異步時序電路，圖10-2-5中的四進制同步計數器屬于同步時序電路。下面通過對圖10-2-5中四進制同步計數器的分析，介紹同步時序電路的分析方法。

分析一個時序電路，就是要找出給定的時序邏輯電路的邏輯功能。具體地說，就是要求找出電路的輸入狀態和輸出狀態在輸入變量及時鐘信號作用下的變化規律。分析同步時序電路時一般按如下步驟進行：

(1)從給定的邏輯圖中給出每個觸發器的驅動方程(輸入方程)，即存儲電路中每個觸發器輸入信號的邏輯表達式。

(2)把得到的驅動方程代入相應觸發器的特征方程，得出每個觸發器的狀態方程，從而得到由這些狀態方程組成的整個時序電路的狀態方程組。

(3)根據邏輯圖寫出電路的輸出方程。

(4)根據電路的狀態方程、輸出方程列出電路各觸發器現態、次態、輸入、輸出的功能真值表。

(5)根據功能真值表畫出狀態轉移圖。

(6)根據狀態轉移圖判斷邏輯功能。

例10-1

分析圖10-2-7同步時序電路的邏輯功能。

(1)寫出各個觸發器的驅動方程(輸入方程)：圖10-2-7同步時序電路

(2)將式(10.1)和式(10.2)分別代入D觸發器的特征方程Qn+1=D中，于是得到電路的狀態方程：

(3)寫出圖10-2-7電路中的輸出方程：

(4)根據電路的狀態方程、輸出方程列出電路各觸發器現態、次態、輸入、輸出的功能真值表，如表10-2-1所示。(5)根據功能真值表畫出狀態轉移圖，如圖10-2-8所示

(6)根據狀態轉移圖判斷邏輯功能。從狀態轉移圖可以看出,圖10-2-7中的同步時序電路是同步四進制加法計數器,輸出C是計數器的進位。圖10-2-8同步時序電路的狀態轉移圖表10-2-1功能真值表在數字系統中，常需要上升沿和下降沿十分陡峭的各種不同頻率、不同幅度的脈沖信號(如CP時鐘脈沖信號)。要想獲得這些脈沖信號，通常有兩種方法：一種是用多諧振蕩器直接產生；另一種是對已有信號進行整形。本模塊簡單介紹產生脈沖信號的不同方法,著重介紹用555時基電路構成的多諧振蕩器產生脈沖信號的方法。P10M3時鐘信號產生電路的測試MNL1時鐘脈沖信號產生的方法

產生脈沖信號的電路通常稱為振蕩器(或多諧振蕩器)，以下介紹幾種振蕩電路的類型。

1.石英晶體振蕩器電路

由石英晶體J1、CMOS非門、RC所構成的石英晶體振蕩電路如圖10-3-1所示。石英晶體(Crystal)是一種具有較高頻率穩定性及準確性的選頻器件。圖10-3-1中輸出波形的振蕩頻率取決于J1的諧振頻率，經過第二級非門的整形，輸出為32.768kHz的方波信號。圖10-3-1石英晶體振蕩器電路

2.RC振蕩器

1)環形振蕩器

任意奇數個反相器頭尾相連環接起來，便可構成環形振蕩器。假設構成環形振蕩器的級數為n，且一級反相器的傳輸延遲時間為Tp，則一個振蕩周期T＝2nTp。

圖10-3-2所示振蕩器電路的頻率主要取決于每一級反相器的傳輸延遲時間。若電源電壓、工作溫度及負載條件發生變化，則其振蕩頻率也隨之變動。圖10-3-2環形振蕩器

2)三級反相器RC振蕩器

圖10-3-3中，當R2R1，且CMOS非門的閾值電平VT=VDD/2時，T=2.2R1C，f=0.455/(R1C)。這種電路的輸出信號較穩定，適用于低頻。圖10-3-3三級非門構成的RC振蕩器

3)二級反相器RC振蕩器

圖10-3-4所示振蕩器電路的優點是：可以少用一級反相器，電路成本低。但其有一個缺點：電阻和電容小到一定程度后，電路就不能起振，這種振蕩器的最高頻率一般在2MHz之內。而三級振蕩器就不管電阻、電容值多小，總能起振。圖10-3-4兩級非門構成的RC振蕩器

4)由施密特觸發器組成的多諧振蕩器

施密特觸發器(SchmittTrigger)是脈沖波形變化中經常使用的一種電路。它在性能上有兩個重要的特點:

(1)輸入信號從低電平上升過程中,電路狀態轉換時的輸入電平與輸入信號從高電平下降過程中對應的輸入轉換電平不同。也就是說,施密特觸發器有兩個閾值電平。

(2)在電路狀態轉換時，通過電路內部的正反饋過程使輸出電壓波形的邊沿變得更陡。圖10-3-5是由施密特非門構成的振蕩器的電路圖，振蕩器工作的原理是：接通電源瞬間，電容C上的電壓為0V，輸出Uo為高電平，Uo通過R對C充電，當Ui上的電壓大于UT+

時，輸出Uo翻轉為低電平，輸出Uo≈0V，此時電容C通過電阻R放電，當電容上的電壓即Ui<UT-時，則Uo又翻轉為高電平。如此周而復始，形成了如圖10-3-6所示的振蕩波形。此電路的最大可能的振蕩頻率為10MHz。

圖10-3-5施密特觸發器構成的振蕩器電路

圖10-3-6Ui和Uo的波形圖

5)由555時基電路構成的多諧振蕩器電路

(1)555時基電路的內部結構。

555時基電路是一種介于模擬電路與數字電路之間的一種混合電路。圖10-3-7(a)為555時基的內部結構框圖,圖10-3-7(b)為555時基電路的管腳排列。圖10-3-7555時基電路的內部結構及管腳排列從圖10-3-7(a)可以看出，555時基電路內部由2個比較器、1個RS觸發器、1個倒相器以及放電管和分壓電阻組成。由于比較器屬于模擬電路，觸發器屬于數字電路，因而555時基電路通常稱為混合電路。

555時基電路可分為雙極型和CMOS型兩類,它們的管腳排列、功能是相同的。雙極型通常用3位數字“555”表示，而CMOS型通常用4位數字“7555”表示。

555時基電路為8腳雙排直插封裝(DIP)，其各管腳的功能見表10-3-1。表10-3-1555時基電路各管腳功能一覽表①比較器電路如圖10-3-8所示。

當V+>V-時，輸出電壓接近＋VCC,所以Vo=1;

當V+<V-時，輸出電壓接近GND,所以Vo=0；

②基本R-S觸發器(輸入高電平有效)。電路中基本R-S觸發器的邏輯功能見表10-3-2。圖10-3-8比較器電路表10-3-2高電平有效的基本R-S觸發器的功能真值表③分壓電路。將電壓三等分，電源電壓為VCC時，比較器C1(-)為VCC,比較器C2(+)為VCC。

④分析邏輯功能。

·當為0時，555時基電路復位，Q=0,

=1,輸出3(OUT)為0，放電管導通。

·當為1時，555時基電路正常工作。當UTH>

VCC,

>

VCC時，R=1,S=0,則Q=0,

=1，3腳輸出為0,放電管導通。

·當UTH<

VCC,

>

VCC時，R=0,S=0,則Q及保持原狀態不變。

·當UTH>

VCC,

<

VCC時，R=1,S=1,則Q=

=0,3腳輸出為1,放電管截止。

·當UTH<

VCC,

<

VCC時，R=0,S=1,則Q=1,

=0,3腳輸出為1,放電管截止。

通過以上分析，將555時基電路的功能列于表10-3-3中。表10-3-3555時基電路功能真值表測試工作任務書

(2)555時基電路構成的多諧振蕩器的工作原理。

如圖10-3-9所示，本電路是555時基電路的典型應用之一。555和外圍定時元件組成了無穩態多諧振蕩器電路。電路中的R1、RP、R2、C為定時元件，它們和555時基電路共同確定了振蕩電路的振蕩頻率，調節電路中的RP即可改變電路的振蕩頻率。電路中的Ｑ端(３腳)為振蕩電路的輸出端，當定時元件的參數確定之后，輸出端會產生一定頻率的輸出信號。R3為限流電阻，VD是發光二極管。隨著電路振蕩頻率的不同，發光二極管閃爍的頻率也發生著變化。打開電源的一瞬間，電容C上的電壓不能突變，所以電容兩端的電壓為0V，TH和端都為低電平，555時基電路的3腳輸出為高電平。此時，電源通過R1、RP、R2對C充電，當充電到TH和端電壓皆大于VCC時，555時基電路的3腳輸出為低電平，此時放電管導通，DIS端為低電平，電容上的電壓通過R2、RP對地放電。如此周而復始，便產生了方波信號。輸出方波信號的周期計算如下：

充電時間

T1=0.7(R1+R2+RP)C

放電時間

T2=0.7(R2+RP)C

所以,方波信號的周期為

T=T1+T2=0.7［R1+2(R2+RP)］C

輸出方波的最大振蕩周期為

Tmax=0.7［R1+2(R2+RP)］C

＝0.7×［3×103＋2(33×103＋1×106)］×1×10－6

＝1.4s

所以

fmin＝＝0.714Hz

輸出方波的最小振蕩周期為

Tmin=0.7［R1+2(R2+RP)］C

＝0.7×［3×103＋2(33×103＋0)］×1×10－6

＝0.048s所以