數(shù)字電子技術(shù)知到智慧樹章節(jié)測試課后答案2024年秋哈爾濱工程大學(xué)緒論單元測試

數(shù)字電子技術(shù)應(yīng)用范圍（）

A:通信技術(shù)

B:計算機、自動控制

C:雷達技術(shù)

D:航空航天

E:電視技術(shù)

答案:通信技術(shù)

；計算機、自動控制

；雷達技術(shù)

；航空航天

；電視技術(shù)

第一章單元測試

和二進制數(shù)（1100110111.001）2等值的十六進制數(shù)是（）。

A:（337.2）16

B:（C37.4）16

C:（1467.1）16

D:（637.1）16

答案:（337.2）16

和（23.25）10等值的數(shù)是（）。

A:（17.8）16

B:（10111.00100101）2

C:（10111.010）2

D:（27.010101）8

答案:（10111.010）2

和（8191.875）10等值的數(shù)是（）。

A:（1011111111111.0111）2

B:（1111111111110.111）2

C:（1000000110010001.111）2

D:（1111111111111.111）2

答案:（1111111111111.111）2

和八進制數(shù)（166）8等值的數(shù)有（）。

A:230D

B:E6H

C:76H

D:142D

E:118D

答案:76H

；118D

和（01001001）余3碼編碼相同的是（）。

A:（00011001）5421

B:（00010110）8421

C:（01101101）余3循環(huán)碼

D:（00011001）5211

E:（01001011）2421

答案:（00010110）8421

；（01101101）余3循環(huán)碼

；（00011001）5211

（-25）10可以表示為（）。

A:（1010101）原碼

B:（1111001）原碼

C:（100111）補碼

D:（1001110）補碼

E:（111001）原碼

答案:（1010101）原碼

；（1111001）原碼

；（100111）補碼

在二進制運算中，減去某個數(shù)可以用加上它的補碼來代替（）。

A:錯B:對

答案:錯與普通二進制代碼相比，格雷碼在代碼轉(zhuǎn)換過程中不會產(chǎn)生過度“噪聲”（）。

A:對B:錯

答案:對二進制的加、減、乘、除運算全部可以用“移位”和“相加”兩種操作實現(xiàn)（）。

A:對B:錯

答案:對下列數(shù)中最大的是（

）。

A:（10010111）8421BCDB:

（100101110）2C:

（12F）16D:（301）10

答案:

（12F）16

第二章單元測試

一個四輸入或非門，使其輸出為1的輸入變量取值組合有（）種。

A:8

B:1

C:7

D:15

答案:1

與邏輯式ABC+A’相等的式子是（）。

A:ABC

B:BC+A’

C:1+BC

D:A

答案:A

下列類型的邏輯門中，可以用（）實現(xiàn)與、或、非三種基本運算。

A:與非門

B:與門

C:或門

D:異或門

E:或非門

答案:與非門

；或非門

下列邏輯代數(shù)式中值為0的是（）。

A:A⊕0

B:A⊕A

C:A⊕1

D:A⊕1⊕A’

E:A⊕1⊕0⊕1⊕A

答案:A⊕A

；A⊕1⊕A’

；A⊕1⊕0⊕1⊕A

已知判斷成立的依據(jù)是（）。

A:代入定理

B:摩根律

C:結(jié)合律

D:對偶定理

答案:對偶定理

的對偶式為（）。

A:

B:

C:

D:

答案:

邏輯函數(shù)F=AB+BC’的對偶式FD=。（）

A:錯B:對

答案:錯一個邏輯函數(shù)全部最小項之和恒等于1。（）

A:對B:錯

答案:對邏輯函數(shù)的最簡與非-與非式為。（）

A:錯B:對

答案:對F=A′+B+CD′的反函數(shù)為（

）。

A:AB′(C′+D)B:

AB′+C′DC:

AB′C′DD:

A+B′+C′D

答案:AB′(C′+D)

第三章單元測試

組合邏輯電路中的冒險是由于（）引起的。

A:電路有多個輸出

B:電路中的時延

C:電路未達到最簡

D:邏輯門類型不同

答案:電路中的時延

比較兩位二進制數(shù)和，當(dāng)時輸出，則F表達式是（）。

A:

B:

C:

D:

答案:

3線-8線譯碼器74HC138處于譯碼狀態(tài)時，當(dāng)輸入A2A1A0為101時，輸出為（）。

A:11111011

B:11011111

C:00100000

D:00000101

答案:11011111

數(shù)據(jù)分配器和（）有著相同的基本電路結(jié)構(gòu)形式。

A:譯碼器

B:數(shù)據(jù)選擇器

C:編碼器

D:加法器

答案:譯碼器

集成4位數(shù)值比較器74HC85級聯(lián)輸入IAB為分別接001時，當(dāng)輸入兩個相等的4位數(shù)據(jù)時，輸出分別為（）。

A:110

B:111

C:000

D:001

答案:001

多位加法器采用超前進位的目的是（）。

A:提高運算速度

B:提高運算精確度

C:降低電路復(fù)雜度

D:其他選項都對

答案:提高運算速度

若兩個最小項只有一個因子不同，則稱這兩個最小項具有（）。

A:相關(guān)性

B:對偶性

C:相鄰性

D:互補性

答案:相鄰性

組合邏輯電路任何時刻的輸出信號，與該時刻的輸入信號有關(guān)，與以前的輸入信號無關(guān)。（）

A:錯B:對

答案:對能完成兩個一位二進制數(shù)相加的器件稱為全加器。（）

A:對B:錯

答案:錯門電路兩個輸入信號同時向相反的邏輯電平跳變的一定會產(chǎn)生尖峰脈沖。（）

A:錯B:對

答案:錯

第四章單元測試

由門電路組成的SR觸發(fā)器，輸入S、R的約束條件是（）。

A:SR=1

B:S+R=1

C:S+R=0

D:SR=0

答案:SR=0

當(dāng)JK觸發(fā)器兩輸入端接入相反的信號時，相當(dāng)于是（）。

A:SR觸發(fā)器

B:施密特觸發(fā)器

C:T觸發(fā)器

D:D觸發(fā)器

答案:D觸發(fā)器

當(dāng)JK觸發(fā)器兩輸入端接入相同的信號時，相當(dāng)于是（）。

A:SR觸發(fā)器

B:T觸發(fā)器

C:施密特觸發(fā)器

D:D觸發(fā)器

答案:T觸發(fā)器

電平觸發(fā)的觸發(fā)器又稱為（）。

A:主從觸發(fā)器

B:鎖存器

C:同步觸發(fā)器

D:脈沖觸發(fā)的觸發(fā)器

答案:同步觸發(fā)器

觸發(fā)器異步輸入端的作用是（）。

A:置1

B:清0

C:清0或置1

D:接受時鐘脈沖

答案:清0或置1

以下哪種觸發(fā)器不具備翻轉(zhuǎn)功能（）。

A:T’觸發(fā)器

B:JK觸發(fā)器

C:T觸發(fā)器

D:SR觸發(fā)器

答案:SR觸發(fā)器

假設(shè)JK觸發(fā)器的現(xiàn)態(tài)Qn=0，要求Qn+1=1，則應(yīng)使（）。

A:J=X,K=1

B:J=1,K=0

C:J=1,K=X

D:J=1,K=1

答案:J=1,K=X

有一T觸發(fā)器，當(dāng)T=1時，在加上時鐘脈沖，則觸發(fā)器（）。

A:保持

B:翻轉(zhuǎn)

C:清0

D:置1

答案:翻轉(zhuǎn)

電平觸發(fā)的SR觸發(fā)器與脈沖觸發(fā)的SR觸發(fā)器邏輯功能完全相同。（）

A:對B:錯

答案:對除了SR鎖存器，其它所有的觸發(fā)器均受時鐘邊沿的控制。（）

A:錯B:對

答案:錯如果要將一個最大幅度為5.1V的模擬信號轉(zhuǎn)換為數(shù)字信號，要求模擬信號每變化20mV能使數(shù)字信號最低位發(fā)生變化，那么應(yīng)選用（）位的A/D轉(zhuǎn)換器。

A:9

B:20

C:10

D:8

答案:9

下列關(guān)于雙積分型A/D轉(zhuǎn)換器的說法錯誤的是（）。

A:抗干擾能力強

B:轉(zhuǎn)換速度快

C:電路結(jié)構(gòu)簡單

D:性能可靠穩(wěn)定

答案:轉(zhuǎn)換速度快

和權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器相比，倒T型D/A轉(zhuǎn)換器的優(yōu)點是（）。

A:電阻精度難以得到保證

B:電流建立時間短

C:電路結(jié)構(gòu)簡單

D:不會產(chǎn)生非線性誤差

答案:電流建立時間短

影響權(quán)電阻網(wǎng)絡(luò)D/A轉(zhuǎn)換器轉(zhuǎn)換精度的是（）。

A:電阻精度難以得到保證

B:模擬開關(guān)導(dǎo)通內(nèi)阻

C:運放溫度漂移

D:電路結(jié)構(gòu)復(fù)雜

E:電源穩(wěn)定性差

答案:電阻精度難以得到保證

；模擬開關(guān)導(dǎo)通內(nèi)阻

；運放溫度漂移

；電源穩(wěn)定性差

第五章單元測試

一個5位的二進制加法計數(shù)器，由00000狀態(tài)開始，經(jīng)過75個時鐘脈沖后，此計數(shù)器的狀態(tài)為（）。

A:01010

B:01100

C:00111

D:01011

答案:01011

為了把串行輸入的數(shù)據(jù)轉(zhuǎn)換為并行輸出的數(shù)據(jù)，可以使用（）。

A:累加器

B:移位寄存器

C:超前進位加法器

D:循環(huán)碼計數(shù)器

答案:移位寄存器

用N個觸發(fā)器構(gòu)成的環(huán)形計數(shù)器，無效狀態(tài)有（）個。

A:2N-N

B:2N-2N

C:N

D:2N

答案:2N-N

以下哪種觸發(fā)器不具備構(gòu)成移位寄存器的功能（）。

A:T觸發(fā)器

B:T’觸發(fā)器

C:JK觸發(fā)器

D:D觸發(fā)器

E:SR觸發(fā)器

答案:T觸發(fā)器

；T’觸發(fā)器

4位移位寄存器，現(xiàn)態(tài)Q0Q1Q2Q3為1100，經(jīng)過左移1位后其次態(tài)為（）。

A:0101

B:1000

C:1001

D:0110

E:1101

答案:1000

；1001

一個4位串行數(shù)據(jù)，輸入4位移位寄存器，時鐘脈沖頻率為1kHz，經(jīng)過（）可轉(zhuǎn)換為4位并行數(shù)據(jù)輸出。

A:8ms

B:4μm

C:8μm

D:4ms

答案:4ms

表示時序邏輯電路信號之間的邏輯關(guān)系方程組，不包含下列哪項（）。

A:狀態(tài)方程

B:特性方程

C:驅(qū)動方程

D:輸出方程

答案:輸出方程

電路如圖所示，同步計數(shù)器74161接成了（）進制的計數(shù)器。

A:10

B:8

C:13

D:12

答案:10

電路如圖所示，當(dāng)M=0時構(gòu)成（A）進制的計數(shù)器，當(dāng)M=1時構(gòu)成（）進制計數(shù)器。

A:5

B:6

C:8

D:7

答案:7

異步計數(shù)器74290接成的電路如圖所示，若輸入時鐘信號CLK的頻率是50MHz，則輸出Z的頻率為（）。

A:2.5MHz

B:100kHz

C:1MHz

D:500kHz

答案:1MHz

第六章單元測試

尋址容量為16K×8bit的RAM需要（）根地址線。

A:216

B:14

C:16

D:8

答案:14

一個ROM共有10根地址線，8根數(shù)據(jù)輸出線，則其存儲容量為（）。

A:102×8bit

B:10×8bit

C:210×8bit

D:10×82bit

答案:210×8bit

一個ROM共有8根地址線，8根數(shù)據(jù)輸出線，則其存儲容量為（）。

A:256×8bit

B:8×82bit

C:28×28bit

D:64bit

答案:256×8bit

哪種器件中存儲的信息在掉電以后丟失（）。

A:SRA

B:PAL

C:E2PROM

D:UVEPROM

答案:SRA

有一存儲系統(tǒng)容量為32K×8bit。設(shè)存儲器的起始地址為全0，則最高地址的十六進制地址碼為（）。

A:7FFF

B:FF

C:3FFFF

D:其他選項都不對

答案:3FFFF

用4×4位RAM擴展成8X8位RAM時，需要（）片4×4位RAM。

A:4

B:2

C:16

D:8

答案:4

關(guān)于半導(dǎo)體存儲器的描述，下列哪種說法是錯誤的（）。

A:動態(tài)RAM不必定時刷新

B:ROM掉電以后數(shù)據(jù)不會丟失

C:RAM可分為靜態(tài)RAM和動態(tài)RAM

D:RAM讀寫方便，但一旦掉電，所存儲的內(nèi)容就會全部丟失

答案:動態(tài)RAM不必定時刷新

用2片容量為16K×8的RAM構(gòu)成容量為32K×8的RAM是字?jǐn)U展。（）

A:錯B:對

答案:對與SRAM相比，閃爍存儲器的主要優(yōu)點是容量大，掉電后數(shù)據(jù)不會丟失。（）

A:錯B:對

答案:對用ROM實現(xiàn)兩個4位二進制數(shù)相乘，該ROM需要有8根地址線和9根數(shù)據(jù)線。（）

A:錯B:對

答案:錯

第七章單元測試

單穩(wěn)態(tài)觸發(fā)器的主要用途是（）。

A:延時、定時、存儲

B:延時、定時、整形

C:整形、鑒幅、定時

D:整形、延時、鑒幅

答案:延時、定時、整形

為了將正弦信號轉(zhuǎn)換成與之頻率相同的脈沖信號，可采用（）。

A:單穩(wěn)態(tài)觸發(fā)器

B:移位寄存器

C:施密特觸發(fā)器

D:多諧振蕩器

答案:施密特觸發(fā)器

將三角波變換為矩形波，需選用（）。

A:單穩(wěn)態(tài)電路

B:多諧振蕩器

C:施密特觸發(fā)電路

D:雙穩(wěn)態(tài)觸發(fā)器

答案:施密特觸發(fā)電路

由555定時器構(gòu)成的單穩(wěn)態(tài)觸發(fā)器，其輸出脈沖寬度取決于（）。

A:觸發(fā)信號的寬度

B:電源電壓

C:觸發(fā)信號幅度

D:外接RC的數(shù)值

答案:外接RC的數(shù)值

已知某電路的輸入輸出波形如圖所示，則該電路可能為（）。

A:單穩(wěn)態(tài)電路

B:施密特觸發(fā)電路

C:多諧振蕩器

D:雙穩(wěn)態(tài)觸發(fā)器

答案:單穩(wěn)態(tài)電路

滯后性是（）的基本特性。

A:單穩(wěn)態(tài)電路

B:多諧振蕩器

C:施密特觸發(fā)電路

D:T觸發(fā)器

答案:施密特觸發(fā)電路

上面的圖用555定時器組成的脈沖電路是下面的哪一個（）。

A:壓控振蕩器

B:單穩(wěn)態(tài)電路

C:多諧振蕩器

D:施密特觸發(fā)電路

答案:多諧振蕩器

如圖用555定時器組成的脈沖電路是（）。

A:多諧振蕩器

B:施密特觸發(fā)電路

C:單穩(wěn)態(tài)電路

D:壓控振蕩器

答案:單穩(wěn)態(tài)電路

施密特觸發(fā)電路有兩個能自行保持的穩(wěn)定狀態(tài)。（）

A:錯B:對

答案:錯穩(wěn)定多諧振蕩電路振蕩頻率的最有效的方法是提高電源的穩(wěn)定度。（）

A:錯B:對

答案:錯

第八章單元測試

一個8位D/A轉(zhuǎn)換器，其參考電壓為5V，則1LSB大約等于（）。

A:200mV

B:100mV

C:40mV

D:20mV

答案:20mV

某數(shù)據(jù)采集系統(tǒng)要求模數(shù)轉(zhuǎn)換精度為千分之二，需要選擇（）位的A/D轉(zhuǎn)換器。

A:9

B:10

C:8

D:20

答案:9

8位D/A轉(zhuǎn)換器當(dāng)輸入數(shù)字量只有最低位為1時，輸出電壓為0.02V，若輸入數(shù)字量只有最高位為1時，則輸出電壓為（）。

A:5.11V

B:1.28V

C:0.039V

D:2.56V

答案:2.56V

各種A/D轉(zhuǎn)換器電路類型中轉(zhuǎn)換速度最快的是（）。

A:V-F變換型

B:并聯(lián)比較型

C:逐次漸進型

D:雙積分型

答案:并聯(lián)比較型

A/D轉(zhuǎn)換器兩個最重要的指標(biāo)是分辨率和轉(zhuǎn)換誤差。（）

A:錯B:對

答案:錯A/D轉(zhuǎn)換的過程可分為采樣、保持、量化、編碼4個步驟制。（）

A:對B:錯

答案:對

第九章單元測試

在VerilogHDL語言中，下列標(biāo)識符不合法的是（）。

A:Not_Ack_0

B:State0

C:Signall

D:9moon

答案:9moon

在VerilogHDL語言中，下列的表達式或數(shù)字是格式正確的是（）。

A:&4’b1101=1’b0

B:11%4=1

C:4’b1011&&4’b0100=4’b1111

D:~4’b1100=1’b1

答案:&4’b1101=1’b0

在VerilogHDL語言中，下列的表達式或數(shù)字是格式錯誤的是（）。

A:5’b11001&5’b10101=