CMOS模擬集成電路電流源與電流鏡2024/9/232Outline3.1引言3.2MOS電流源3.2.1簡單電流源3.2.2共源共柵電流源3.3MOS電流鏡3.3.1基本電流鏡3.3.2共源共柵電流鏡3.3.3大擺幅共源共柵電流鏡2024/9/2333.2

MOS電流源NMOS電流源:工作在飽和區的MOSFET3.2.1簡單電流源2024/9/2343.2

MOS電流源PMOS電流源:工作在飽和區的MOSFET3.2.1簡單電流源2024/9/2353.2

MOS電流源源極負反饋電阻3.2.2共源共柵電流源2024/9/2363.2

MOS電流源共源共柵

3.2.2共源共柵電流源2024/9/2373.3.1基本電流鏡為了獲得更為精確的電流，電流源的設計常常是基于對電流基準的復制，電流鏡就是完成這樣的復制功能的電路結構。兩個工作在飽和區且具有相同柵源電壓的相同晶體管傳輸相同電流，輸出IOUT將復制參考電流基準IREF(λ=0)3.3

MOS電流鏡2024/9/238更為通常的情況下，復制一定比例的電流(λ=0)WegetIOUT與IREF的比值由器件尺寸的比率決定，不受工藝和溫度的影響。設計者可以通過器件的尺寸比來調整輸出電流的大小。在λ=0的情況下

！2024/9/239例子:在電流鏡電路的實際設計中，通常采用叉指MOS管，每個“叉指”的溝道長度相等，復制倍數由叉指數決定，減小由于漏源區邊緣擴散所產生的誤差，以減小器件的失配造成的電流失配。.如圖每個叉指的W為5±0.1μm,這樣,M1

和M2的寬為W1＝5±0.1μm,W2＝4(5±0.1)μm我們得到IOUT/IREF=4(5±0.1)/(5±0.1)=4IREFIOUT思考:如果不采用叉指結構，將如何影響電流復制?2024/9/2310電流鏡分布

電壓分布電流分布2024/9/2311溝道長度調制效應給電流鏡復制帶來了很大的誤差.因此3.3.2共源共柵電流鏡2024/9/2312基于基本電流鏡的共源共柵電流源

為了抑制溝道長度調制效應，可以采用共源共柵電流源，共柵管可以屏蔽電流復制的共源管免受VOUT變化影響，但復制不精確。共源共柵電流鏡使VB=VGS+VY,采用共源共柵結構可以使Vx=VY.

2024/9/2313為了能夠進行精確復制，要保證VY=VX=VGS1，并且要保證所有MOS晶體管處于飽和區，其輸出節點處的電壓應保證共源共柵電流源占用的輸出裕度共源共柵電流源占用最小的輸出裕度3.3.3大擺幅共源共柵電流鏡2024/9/2314低電壓(大輸出擺幅)共源共柵電流源

如圖所示，所有晶體管處于飽和區,Vb應滿足

.得到

，VB

有解所有晶體管處于飽和區并且采用恰當尺寸比確保VGS2=VGS4,if

M2~M3占用最小的電壓裕度(M2加M3的過驅動電壓),并且允許實現精確的電流復制。2024/9/2315如何產生Vb?

設計思路:

讓VB

等于(或者稍微大于)VGS0+(VGS1-VTH1),

例1：選擇I1以及器件尺寸，使得M5

的VGS5≈VGS0,并且使M4

和RB

一起產生VDS4＝VGS4-RBI1≈VGS1-VTH1。缺點:①M0有體效應，而M5沒有②RBI1is不是很難精確控制.

例2：采用M6代替電阻，選擇足夠大尺寸(W/L)6

使得VGS6≈VTH6,因此VB=VGS5+VGS4-VTHM6

缺點:雖然電路不需要電阻，但仍然由于體效應而存在誤差因此，設計時需要留一些余量.2024/9/2316如何產生Vb?

例3：對于M0~M3

對于M4,

這樣,

例4：自偏置

增加R使得

IREFR=VOD，

VGS1=VTHN+VOD

這樣,

VB=VTHN+2