8-4-3 寄生優化設計_第1頁
8-4-3 寄生優化設計_第2頁
8-4-3 寄生優化設計_第3頁
8-4-3 寄生優化設計_第4頁
8-4-3 寄生優化設計_第5頁
已閱讀5頁，還剩3頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

1第8章

集成電路版圖設計與工具28.4版圖設計準則

(‘Rule’forperformance)8.4.1匹配設計8.4.2抗干擾設計8.4.3寄生優化設計8.4.4可靠性設計3寄生優化設計寄生電阻和電容會帶來增加噪聲、降低速度、增加功耗等效應降低關鍵路徑上的寄生，如放大器輸入端上的寄生電阻（主要是多晶硅電阻）降低關鍵節點的寄生，如高阻節點和活性較大的節點上的寄生電容4寄生優化設計晶體管的寄生優化盡量減小多晶硅做導線的長度通過兩邊接柵可優化柵極串聯寄生電阻通過梳狀折疊可同時優化柵極電阻和漏極寄生電容DDD5寄生優化設計大尺寸晶體管的版圖梳狀折疊注意:有的工藝會建議不要在柵上布線6寄生優化設計晶體管漏極寄生電容優化漏極一般接高阻節點或活性較大的節點主要指漏極擴散區面積的優化指標：漏極面積SD與有效柵寬We之比，越小越好DW1QdDW2QdDQdQd7寄生優化設計晶體管漏極寄生電容優化舉例ROM位線上接有大量晶體管的漏極，ROM的位線電壓建立速度受到寄生電容限制地址位線8寄生優化設計Contact,via與其它層的連接Contact和via與其它層連接時存在接觸電阻和電流密度問題一般采用多個最小孔并聯的方法來減小電阻和提高可通過電流

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論