第五章

現代半導體器件5.1Si基場效應晶體管柵材料的變化鋁柵MOS多晶硅柵MOS金屬硅化物與多晶硅層疊柵金屬柵5.1Si基場效應晶體管高K柵MOSFETMOSFET最初的柵氧化層介質：

SiO265nm特征尺寸：

SiO2厚度=1.2nm45nm工藝：若采用SiO2

，需再減薄→

隧穿電流非常嚴重HK（高介電常數）介質材料取代了SiO2

典型的HK材料：

HfO2，相對介電常數24，是SiO2

的6倍(εH/

εL=6）6nm厚的HfO2產生的電容(εH/tH=6εL/6tL

）相當于1nm厚的SiO2

(εL/tL）

同電容大小要求下，高K材料厚度厚，

漏電小與HK介質對應的柵為TiN、W等金屬柵5.1Si基場效應晶體管多晶硅柵MOS晶體管與高K柵MOS晶體管結構的比較5.1Si基場效應晶體管SOIMOSFET

FD-SOI晶體管(FullDepletionSilicon-On-Insulator)

在28nm節點開始采用

器件做在SiO2埋層上的超薄Si層上，硅膜(p/n區)厚在柵長的1/4左右

硅膜非常薄，

溝道厚度小，器件關閉時柵壓控制下可完全耗盡

柵壓可有效控制溝道，

減小亞閾值電流

SiO2埋層：可減少寄生電容，提高晶體管工作速度5.1Si基場效應晶體管SOIMOSFET結構簡化SOIMOSFET結構圖在20世紀60年代，最早出現了使用藍寶石作為襯底的外延硅（SOS，SiliconOnSapphire）技術，然后在硅膜上制造MOSFET，這可以看作SOIMOSFET的雛形。然而，由于硅與二氧化硅系統具有更佳的界面特性、機械性能和熱穩定性，因此隨著SOI基片制造技術的不斷成熟，如注氧隔離技術（SI-MOX，SeparationbyIMplantedOXygen），現在通常采用二氧化硅作為硅膜下的絕緣層。5.1Si基場效應晶體管SOIMOSFET能帶圖對于體硅MOS，當中性體區沒有接地而處于懸浮狀態，并且漏電流較大時，就會出現浮體效應5.1Si基場效應晶體管SOIMOSFET轉移特性SOIMOSFET的特征長度不僅可以通過減小柵氧化層厚度來降低，還可以通過減小硅膜厚度來降低。也就是說，可以通過采用超薄硅膜來減小短溝道效應，降低關態泄漏電流，從而降低對柵氧化層厚度減小的限制，這也是薄膜SOI器件的一大優勢。SOIMOS器件轉移特性與硅膜厚度及漏電壓的關系曲線5.1Si基場效應晶體管FinFET

FinFET:鰭型場效應晶體管，也稱3柵晶體管

22nm節點開始采用

溝道區域凸起，被三面柵極包裹，成鰭狀

每一柵都控制硅表面的一部分，三個柵電極都用來控制溝道電流

柵對溝道的靜電控制增強，抑制短溝道效應5.1Si基場效應晶體管GAAFET

環繞式柵極技術

(gate-all-around，簡稱GAA)技術

三星3nm節點開始采用

環柵→使得柵極與溝道之間的接觸面積更大

柵對溝道的靜電控制增強，更好地抑制短溝道效應5.1Si基場效應晶體管平面體硅MOSFET結構和FinFET結構比較5.1Si基場效應晶體管多柵結構特征長度特征長度減小，使得電子勢壘高度增大、厚度增大、關態泄漏電流減小5.1Si基場效應晶體管按比例縮小-發展方向尺寸縮小好處：單管尺寸減小提高集成度：同樣功能所需芯片面積更小提升功能：同樣面積可實現更多功能降低成本：單管成本降低改善性能：器件和互連電容減小→

電路延時減小→速度加快；電容和電源電壓減小→器件的功耗降低若尺寸縮小30％，則?柵延遲減少30%,工作頻率增加43%?單位面積的晶體管數目加倍?每次切換所需能量減少65%?節省功耗50%按比例縮小的約束條件：關態電流要保證足夠低盡可能減小短溝道效應保證電路的可靠性5.1Si基場效應晶體管按比例縮小-縮小方式恒場按比例縮小(ConstantElectrical完全按比例縮小FullScaling)

尺寸（水平尺寸和垂直尺寸）

與電壓按同樣比例縮小

電場強度保持不變

最為理想，但難以實現一些和材料密切相關的參數，

如VT不能按比例縮小恒壓按比例縮小(ConstantVoltage

：FixedVoltageScaling)

尺寸按比例縮小，電壓保持不變

L>1um,保持標準的5V電源電壓

電場強度隨尺寸的縮小而增加，強場效應加重一般化按比例縮小(GeneralScaling)

尺寸和電場按不同的比例因子縮小5.1Si基場效應晶體管U-MOSFETU-MOSFET結構20世紀80年代后期，硅刻槽技術迎來了重大發展，主要是由于其在制造DRAM芯片中電荷存儲電容方面的廣泛應用。隨后，功率半導體領域也采用了這一技術，用于開發槽形柵或U-MOSFET結構。如圖5-23所示，在這種結構中，槽從晶體管的表面穿過源區，經過p型基區，一直延伸至n型漂移區。在槽的底部和側壁進行熱氧化后，柵氧化層形成于槽內，進而形成柵極5.1Si基場效應晶體管U-MOSFET當柵極不加偏壓、漏極加正偏壓時，U-MOSFET結構可以承受高壓。此時，p型基區與n型漂移區構成的結反偏，電壓主要由厚的輕摻雜n型漂移區承擔。既然在阻斷模式下柵極處于零電位，柵氧內也產生一高電場，為避免由槽柵拐角處柵氧的強電場引發的可靠性問題，通常需要圓化槽柵底部結構。當柵極施加正偏壓時，在U-MOSFET結構中，漏極電流開始形成。這時，在槽柵的縱向側壁上形成了p型基區表面的反型層溝道。當漏極也施加正偏壓時，這個反型層溝道為電子提供了一條從源區流向漏區的傳輸通道。電子從源區穿越溝道后，進入了槽柵底部的n型漂移區。隨后，電流在整個單元橫截面內擴散傳播。這種結構的內部電阻降低為U-MOSFET器件在20世紀90年代的發展提供了機遇。5.2非Si基場效應晶體管SiC的優勢Si基和SiC基電力電子器件的額定截止電壓的對比4H-SiC半導體材料的物理特性主要有以下優點：（1）SiC的禁帶寬度大，是Si的3倍、GaAs的2倍；（2）SiC的擊穿電場強度高，是Si的10倍、GaAs的7倍；（3）SiC的電子飽和漂移速率高，是Si及GaAs的2倍；（4）SiC的熱導率高，是Si的3倍、GaAs的10倍。SiC基電力電子器件與Si基電力電子器件相比：（1）具有更高的額定電壓。（2）具有更低的導通電阻。（3）具有更高的開關頻率。5.2非Si基場效應晶體管SiC器件的發展歷程5.2非Si基場效應晶體管SiCMOSFET功率MOSFET具有理想的柵極絕緣特性、高開關速度、低導通電阻和高穩定性，在Si基電力電子器件中，功率MOSFET獲得了巨大成功。同樣，SiCMOSFET也是最受矚目的SiC基電力電子器件之一。Wolfspeed公司的水平溝道結構的SiCMOSFETROHM公司的雙溝槽結構的SiCMOSFET5.2非Si基場效應晶體管SiCMOSFET全Si模塊、混合Si/SiC模塊和全SiC模塊的損耗對比5.2非Si基場效應晶體管HEMT器件HEMT是通過柵極下面的肖特基勢壘來控制GaAs/AlGaAs異質結的2-DEG的濃度而實現控制電流的。由于肖特基勢壘的作用和電子向未摻雜的GaAs層轉移，柵極下面的N型AlGaAs層將被完全耗盡。轉移到未摻雜GaAs層中的電子在異質結的三角形勢阱中即該層表面約10nm范圍內形成2-DEG；這些2-DEG與處在AlGaAs層中的雜質中心在空間上是分離的，不受電離雜質散射的影響，所以遷移率較高。5.2非Si基場效應晶體管HEMT器件柵電壓可以控制三角型勢阱的深度和寬度，從而可以改變2-DEG的濃度，以達到控制HEMT電流的目的。屬于耗盡型工作模式。減薄N型AlGaAs層的厚度，或減小該層的濃度，那么在Schottky勢壘的作用下，三角型勢阱中的電子將被全部吸干，在柵電壓為零時尚不足以在未摻雜的AlGaAs層中形成2-DEG，只有當柵電壓為正時才能形成2-DEG，則這時的HEMT屬于增強型工作模式。N型AlxGa1-xAs層的厚度越小，可降低串聯電阻，但太小會產生寄生溝道，通常取35~60nm。N型AlxGa1-xAs層的組分x越大，禁帶寬度越大，導帶突變增大，可增大2-DEG濃度，但組分x太大時，晶體的缺陷增加，一般取x=0.3。5.2非Si基場效應晶體管HEMT器件如果AlGaAs/GaAs異質結中存在緩變層，緩變層厚度WGR的增大將使2-DEG的勢阱增寬，使勢阱中電子的子能帶降低，從而確定的Fermi能級下，2-DEG的濃度增大；但是，WGR的增大，使異質結的高度降低，又將使2-DEG的濃度減小。WGRGaAsE2E1EFN-AlGaAs5.2非Si基場效應晶體管HEMT器件存在一個最佳的緩變層厚度，使2-DEG的濃度最大。對于不存在隔離層N-Al0.37Ga0.63As/GaAs異質結，計算給出2-DEG的濃度ns與AlGaAs中摻雜濃度ND和緩變層厚度WGR的關系如下所示。5.2非Si基場效應晶體管GaNHEMT氮化鎵（GaN）高電子遷移率晶體管（HEMT）首次亮相是在2004年，是由日本的Eudyna公司制造的耗盡型射頻晶體管。這種GaNHEM