項(xiàng)目十二——組合邏輯電路的分析方法課前導(dǎo)入

實(shí)踐能力、創(chuàng)新精神，有工程師的使命與責(zé)任，為后續(xù)的學(xué)習(xí)和適應(yīng)現(xiàn)代化信息社會(huì)的快速發(fā)展奠定堅(jiān)實(shí)的基礎(chǔ)。

組合邏輯電路的分析內(nèi)容：組合邏輯電路的分析方法目的：了解組合邏輯電路的組成，掌握電路特點(diǎn)、分析方法重點(diǎn)：卡諾圖化簡(jiǎn)方法及應(yīng)用學(xué)習(xí)要求：重點(diǎn)：組合邏輯電路的分析方法難點(diǎn)：組合邏輯電路的分析方法工作任務(wù)：

分析如圖所示電路所具有的功能。1.組合邏輯電路任何時(shí)刻的輸出僅僅是該時(shí)刻輸入信號(hào)的函數(shù)，而與該時(shí)刻以前的輸入狀態(tài)無(wú)關(guān)。

組合邏輯電路的一般框圖組合邏輯電路特點(diǎn)①?gòu)倪壿嬌现v，組合邏輯電路在任一時(shí)刻的輸出狀態(tài)僅由該時(shí)刻的輸入信號(hào)決定，而與電路原來(lái)的狀態(tài)無(wú)關(guān)。②從結(jié)構(gòu)上講，組合邏輯電路都是由單純的邏輯門(mén)組成，且輸出端不存在反饋路徑。（不包含存儲(chǔ)單元）---電路無(wú)記憶功能

根據(jù)給出的邏輯電路圖，由輸入級(jí)逐級(jí)推導(dǎo)出輸出級(jí)，列出真值表并分析邏輯電路圖所完成的功能。邏輯電路圖邏輯表達(dá)式化簡(jiǎn)或變換列真值表確定電路功能分析步驟：2.組合邏輯電路的分析方法分析舉例1

試分析右圖所示電路的邏輯功能。

(1)寫(xiě)出邏輯表達(dá)式為：F1=F2=F==(2)進(jìn)行邏輯變換和化簡(jiǎn)如下：F==(3)該邏輯關(guān)系簡(jiǎn)單，不必列真值表。(4)由邏輯表達(dá)式可確定該邏輯電路實(shí)現(xiàn)的是異或功能。分析舉例2試分析右圖所示電路的邏輯功能。分析過(guò)程：第一步：由邏輯圖可以寫(xiě)輸出F的邏輯表達(dá)式為：

邏輯電路圖

第二步：可變換為

F=AB+AC+BC

第三步：列出真值表如右表所示。ＡＢＣF００００００１００１０００１１１１０００１０１１１１０１１１１１

真值表

第四步：確定電路的邏輯功能。

由真值表可知，三個(gè)變量輸入Ａ，Ｂ，Ｃ，只有兩個(gè)及兩個(gè)以上變量取值為1時(shí)，輸出才為1。可見(jiàn)電路可實(shí)現(xiàn)多數(shù)表決邏輯功能。邏輯圖邏輯表達(dá)式最簡(jiǎn)與或表達(dá)式分析舉例3

真值表用與非門(mén)實(shí)現(xiàn)

電路的輸出F只與輸入A、B有關(guān)，而與輸入C無(wú)關(guān)。F和A、B的邏輯關(guān)系為：A、B中只要一個(gè)為0，F(xiàn)=1；A、B全為1時(shí)，F(xiàn)=0。所以F和A、B的邏輯關(guān)系為與非運(yùn)算的關(guān)系。電路的邏輯功能邏輯圖邏輯表達(dá)式最簡(jiǎn)與或表達(dá)式分析舉例4

真值表電路的邏輯功能由真值表可知，當(dāng)3個(gè)輸入變量A、B、C表示的二進(jìn)制數(shù)小于或等于2時(shí)，F(xiàn)1=1；當(dāng)這個(gè)二進(jìn)制數(shù)在4和6之間時(shí)，F(xiàn)2=1；而當(dāng)這個(gè)二進(jìn)制數(shù)等于3或等于7時(shí)F1和F2都為1。因此，這個(gè)邏輯電路可以用來(lái)判別輸入的3位二進(jìn)制數(shù)數(shù)值的范圍。邏輯表達(dá)式邏輯圖分析電路的邏輯功能：用來(lái)完成兩個(gè)二進(jìn)制數(shù)的大小比較的邏輯電路稱(chēng)為數(shù)值比較器。當(dāng)A＞B時(shí)L1＝1；A＜B時(shí)L2＝1；A＝B時(shí)L3＝1。結(jié)論：1位數(shù)值比較器的真值表。真值表邏輯圖表達(dá)式拓展：分析電路的邏輯功能：Ai、Bi：加數(shù)，Ci-1：低位來(lái)的進(jìn)位，Si：本位的和，Ci：向高位的進(jìn)位。真值表全加器邏輯圖和邏輯符號(hào)能對(duì)兩個(gè)1位二進(jìn)制數(shù)進(jìn)行相加并考慮低位來(lái)的進(jìn)位，即相當(dāng)于3個(gè)1位二進(jìn)制數(shù)相加，求得和及進(jìn)位的邏輯電路稱(chēng)為全加器。實(shí)現(xiàn)多位二進(jìn)制數(shù)相加的電路稱(chēng)為加法器。串行進(jìn)位加法器構(gòu)成：把n位全加器串聯(lián)起來(lái)，低位全加器的進(jìn)位輸出連接到相鄰的高位全加器的進(jìn)位輸入。特點(diǎn)：進(jìn)位信號(hào)是由低位向高位逐級(jí)傳遞的，速度不高。為了提高運(yùn)算速度，在邏輯設(shè)計(jì)上采用超前進(jìn)位的方法，即每一位的進(jìn)位根據(jù)各位的輸入同時(shí)預(yù)先形成，而不需要等到低位的進(jìn)位送來(lái)后才形成，這種結(jié)構(gòu)的多位數(shù)加法器稱(chēng)為超前進(jìn)位加法器。組合邏輯電路分析步驟：給定組合邏輯電路列出各級(jí)邏輯表達(dá)式化簡(jiǎn)、變換判斷邏輯功能列出真值表評(píng)價(jià)及改進(jìn)畫(huà)波形圖工作任務(wù)：

分析如圖所示電路所具有的功能。邏輯圖邏輯表達(dá)式最簡(jiǎn)與或表達(dá)式分析過(guò)程

真值表電路的邏輯功能由真值表可知，當(dāng)3個(gè)輸入變量A、B、C取值一致時(shí)，輸出F=1，否則輸出F=0。所以這個(gè)電路可以判斷3個(gè)輸入變量的取值是否一致，故稱(chēng)為判一致電路。邏輯電路圖邏輯表達(dá)式化簡(jiǎn)或變換確定電路功能列真值表分析步驟：小結(jié)

實(shí)踐能力、創(chuàng)新精神，有工程師的使命與責(zé)任