2024/2/26第2章計算機系統的結構組成與工作原理第二章 計算機系統的結構組成與工作原理2.1計算機系統的基本結構與組成（掌握）計算機系統的層次模型計算機系統的結構、組織與實現2.2計算機系統的工作原理（掌握）馮·諾依曼計算機架構模型機系統結構模型機指令集模型機工作流程2.3微處理器體系結構的改進（理解）

馮·諾依曼結構的改進并行技術的發展流水線結構超標量與超長指令字結構多機與多核結構2.4計算機體系結構分類（理解）2.5計算機性能評測（掌握）字長、存儲容量、運算速度第二章計算機系統的結構組成與工作原理2.1計算機系統的基本結構與組成層次模型

Hierarchy結構Architecture、組成Organization與實現Realization2.2計算機系統的工作原理馮·諾依曼計算機架構模型機：系統結構、指令集、工作流程2.3計算機體系結構的改革改進：指令集(RISC/CISC)、分層存儲器、高速總線/接口改變：多種并行技術：流水線、超標量、多機/核、多線程2.4計算機體系結構分類2.5計算機性能評測Performance

字長、存儲容量、運算速度2.6習題2024/2/263/50Flynn（a）軟硬件層次（b）語言層次計算機系統的層次結構（a）圖自下而上反映了系統逐級生成的過程，自上而下反映了系統求解問題的過程；（b）圖中的虛擬機：與某種特殊編程語言對應的假想硬件機器軟硬件的邏輯等價性可以表現為：硬件軟化（如RISC思想）、軟件硬化（如CISC思想）、固件化（如微程序）；微體系結構層（微程序或硬連邏輯）操作系統層語言處理層（解釋、編譯）用戶程序層（語言編程）系統分析層（數學模型、算法）硬核級數字邏輯層（硬件）指令系統層（機器語言指令）應用語言虛擬機高級語言虛擬機匯編語言虛擬機操作系統虛擬機機器語言級微程序級寄存器級（硬件）硬件系統：異常處理機構、指令系統、CPU、存儲器、I/O及通信子系統系統軟件：操作系統、編譯器、數據庫管理系統、Web瀏覽器、設備驅動、中斷服務程序應用軟件計算機發展過程中的重大技術演變在指令層和執行程序的數字邏輯層兩層基礎上增加微程序控制層增加操作系統層（大大降低了大多數程序員的編程難度）虛擬機的出現（使得在一個操作系統下同時運行另一個操作系統成為現實）后期出現的RISC思想（不使用微代碼層）計算機分層的作用可以調整軟、硬件比例達到特定目的可以通過使用真正的物理機器代替各級虛擬機也可以在一臺物理機器上模擬或仿真另一臺機器計算機體系結構：是程序員所看到的計算機(機器語言級)的屬性，即概念性結構與功能特性。計算機組成：從硬件角度關注物理機器的各部件的功能以及各部件的聯系。對程序員是透明的。計算機實現：指的是計算機組成的物理實現，包括處理機、主存等部件的物理結構，器件的集成度和速度；系列機2024/2/267/36計算機體系結構、組成與實現1.計算機體系結構是人眼看不見的東西，而計算機組成是人眼可見的2.計算機組成是計算機的外部，是使用人員所關心的系統硬件指標參數；而計算機實現是計算機的內部，是制造人員關心的內容計算機的體系結構

1946年，美國賓夕法尼亞大學莫爾學院的物理學博士Mauchley和電氣工程師Eckert領導的小組研制成功世界上第一臺數字式電子計算機ENIAC

。著名的美籍匈牙利數學家VonNeumann參加了為改進ENIAC而舉行的一系列專家會議，研究了新型計算機的體系結構。

1949年，英國劍橋大學的威爾克斯等人在EDSAC

機上實現了馮·諾依曼模式。直至今天馮·諾依曼體系結構依然是絕大多數數字計算機的基礎。2024/2/268/50注意：同一體系結構的計算機，不管其組成和實現如何變化，在代碼級是完全兼容的總線（接口）+CPU+存儲器+In/Out設備2024/2/269/269/30計算機組成同步數字系統的內部結構2024/2/2610/30計算機實現【例1】①確定是否有乘法指令屬于。

②乘法指令是用專門的乘法器實現，還是經加法器用重復的相加和右移操作來實現，屬于。

③乘法器、加法器的物理實現，如器件的選定(器件集成度、類型、數量、價格)及所用微組裝技術等，屬于計算機體系結構計算機組成計算機實現計算機體系結構、組成及實現區分【例2】①主存容量與編址方式(按位、按字節、按字訪問等)的確定屬于

。

②為達到所定性能價格比，主存速度應多快，在邏輯結構上需采用什么措施(如多體交叉存儲等)屬于

。

③主存系統的物理實現，如存儲器器件的選定、邏輯電路的設計、微組裝技術的選定屬于

。計算機體系結構計算機組成計算機實現可以看出，具有相同計算機系統結構(如指令系統相同)的計算機因為速度要求不同等因素可以采用不同的計算機組成。

同樣，一種計算機組成可以采用多種不同的計算機實現。例如，主存器件可以采用SRAM芯片，也可以采用DRAM芯片?？梢圆捎么笠幠＜呻娐穯蝹€芯片，也可以采用中小規模集成電路進行構建。這取決于性能價格比的要求與器件技術的現狀。計算機系統結構、組成和實現三者的相互影響硬件組成五大部分

運算器、控制器、存儲器、輸入設備、輸出設備以運算器為中心(現在以存儲器為中心)信息表示：二進制

計算機內部的控制信息和數據信息均采用二進制表示，并存放在同一個存儲器中。工作原理：存儲程序/指令(控制)驅動

編制好的程序(包括指令和數據)預先經由輸入設備輸入并保存在輔助存儲器中；程序開始運行時，計算機在不需要人工干預的情況下由控制器自動、高速地依次從存儲器中取出指令并加以執行。2024/2/2614/81馮·諾依曼體系結構早期的計算機結構（無總線）各組成部分之間通過芯片引腳直接連接模型機體系結構基于總線的馮·諾依曼架構模型機總線子系統：作為公共通道連接各子部件，用于實現各部件之間的數據、信息等的傳輸和交換CPU子系統：集成了運算器、控制器和寄存器的超大規模集成電路芯片(VLSI)存儲器子系統：用來存放當前的運行程序和數據輸入輸出子系統：用于完成計算機與外部的信息交換2024/2/2616/50模型機總線結構按傳輸信息的不同，可將總線分為地址總線AB、控制總線CB和數據總線DB三類：地址總線通常是單向的，由主設備(如CPU)發出，用于選擇讀寫對象(如某個特定的存儲單元或外部設備)；數據總線用于數據交換，通常是雙向的；控制總線包括真正的控制信號線(如讀/寫信號)和一些狀態信號線(如是否已將數據送上總線)，用于實現對設備的監視和控制。MPURAMROMI/O接口外設ABDBCB2024/2/2617/50模型機內存儲器存儲器組織由許多字節單元組成，每個單元都有一個唯一的編號（存儲單元地址），保存的信息稱為存儲單元內容。訪問(讀或寫)存儲單元：存儲單元地址經地址譯碼后產生相應的選通信號，同時在控制信號的作用下讀出存儲單元內容到數據緩沖器，或將數據緩沖器中的內容寫入選定的單元。DBABCB算術邏輯單元ALU累加器ACC累加鎖存器暫存器標志寄存器FR通用寄存器組堆棧指針SP程序計數器PC微操作控制電路指令譯碼器ID指令寄存器IR

操作碼,地址碼脈沖分配器時鐘脈沖源控制總線CB地址總線AB數據總線DB內部總線地址緩沖器數據緩沖器運算器寄存器組控制器模型機CPU子系統2024/2/2619/50數據信息狀態信息控制信息數字量模擬量開關量連續幾位二進制形式表示的數或字符。如鍵盤輸入的信息以及打印機、顯示器輸出的信息等時間上連續變化的量，如溫度、壓力、流量等只有兩個狀態的量，如閥門的合與斷、電路的開與關等CPU與I/O設備之間的接口信息反映外設當前工作狀態的信息READY信號：輸入設備是否準備好BUSY信號：輸出設備是否忙……CPU向外部設備發送的控制命令信息讀寫控制信號時序控制信號中斷信號片選信號其它操作信號數據、狀態、控制信息都是通過CPU的數據總線傳送，存在I/O接口的不同端口中：數據、狀態、控制端口模型機指令系統

指令是發送到CPU的命令，指示CPU執行一個特定的處理。CPU可以處理的全部指令集合稱為指令集。指令集結構（ISA）是體系結構的主要內容之一。ISA功能設計實際就是確定軟硬件的功能分配。

指令通常包含操作碼和操作數兩部分。操作碼指明要完成操作的性質，如加、減、乘、除、數據傳送、移位等；操作數指明參加上述規定操作的數據或數據所存放的地址。匯編語言源程序機器語言程序（目標代碼）匯編（匯編程序）高級語言源程序編譯或解釋（編譯程序）

例：

MOV

R0，#2二進制操作碼助記符：與動作一一對應目/源操作數：操作碼：由CPU設計人員定義，具有固定的寫法和意義。操作數：可由編程人員采用不同方式給出。;注釋指令舉例ADDR0,R1,R2

；R0R1+R2

模型機工作原理計算機的工作本質上就是執行程序的過程。順序執行指令執行的基本過程可以分為取指令(fetch)、分析指令(decode)和執行指令(execute)三個階段。非順序執行轉移（jump）：執行條件/無條件轉移指令，不返回過程（procedure）調用：主程序調用子程序后返回斷點中斷（interrupt）：外界突發事件處理完后返回斷點異常（exception）：

程序本身產生的某些例外處理完后重新執行陷阱(trap)：

程序本身產生某些例外條件處理完后返回斷點2024/2/2623/812024/2/2623/50計算機完成計算的過程分析目的：計算0x10和0x20之和編寫匯編程序代碼,關鍵代碼如下：

MOVA，#0x10;A=0x10,

A為CPU內部的寄存器名ADDA，#0x20;

A=A+0x20編譯、鏈接后得到的可執行代碼(二進制位串)運行(把保存在硬盤上的可執行文件調入內存，并把程序指令在內存的開始位置賦值給CPU中的PC寄存器)以后的計算工作就交給CPU（指令驅動）B0H10H04H20H程序的執行過程取指令、分析指令、執行指令CBABDBALU累加器ACC暫存器標志寄存器FR寄存器組

操作控制器OC指令譯碼器ID指令寄存器IR

操作碼,地址碼內部總線地址緩沖器數據緩沖器程序計數器PC地址譯碼讀控制B0H10H04H20H地址1001H1002H1003H內容1000H內存儲器＋1CPU外CPU內①②③④⑤⑥①②③④⑤⑥①③④⑤⑥②①②③④⑤⑥⑦⑧匯編鏈接后的可執行文件調入內存儲器,PC賦值1000HMOVA，#0x10ADDA，#0x20匯編源代碼對馮·諾依曼體系結構的改進改進指令集

(指令功能、指令格式、尋址方式)存儲器子系統(4層結構)高速總線成為計算機系統的核心改變1.改變串行執行模式，發展并行技術；2.改變控制驅動方式，發展數據驅動、需求驅動、模式驅動等其它驅動方式；重點2024/2/2626/81不同的指令集設計策略：CISC與RISCCISC（ComplexInstructionSetComputer，復雜指令集計算機）不斷增強指令的功能以及設置更復雜的新指令取代原先由程序段完成的功能，從而實現軟件功能的硬化。RISC（ReducedInstructionSetComputer，精簡指令集計算機）通過減少指令種類和簡化指令功能來降低硬件設計復雜度，從而提高指令的執行速度。yyyy-M-27/86現代計算機：RISC+CISC2024/2/2627/502024/2/2628/50CISC的特點及設計思想美國加州大學Berkeley分校的研究結果表明：許多復雜指令很少被使用，“2-8原則”控制器硬件復雜（指令多，且具有不定長格式和復雜的數據類型），占用了大量芯片面積，且容易出錯；指令操作繁雜，速度慢；指令規整性不好，不利用采用流水線技術提高性能。yyyy-M-28/68宏代碼到微代碼的轉換序號代碼1

c=(a+b)*(c+d);2

……3

c=a*b*c*d451000:a1=a+b1001:a2=c+d1002:c=a1*a2;……………..2000:a1=a*b;2001:a2=c*d;2002:c=a1*a2;………….CPU內微碼存儲器宏指令(程序員編寫)2024/2/2630/50RISC的特點及設計思想

RISC機的設計應當遵循以下五個原則：①指令條數少，格式簡單，易于譯碼，不提供復雜指令；②提供足夠的寄存器，只允許load

和store指令訪問內存；③指令由硬件直接執行，

在單個周期內完成；④充分利用流水線；⑤依賴優化編譯器的作用；；

yyyy-M-30/68CISC與RISC的數據流IRIDREGALUMEM開始退出IRIDALUMEMREG微操作通道開始退出單通數據通道RISC：Load/Store結構CISC：尋址方式復雜yyyy-M-31/862024/2/2631/50早期諾依曼體系結構采用的存儲器子系統簡單的二級結構：內存（主存）＋外存（輔存）

一般為半導體存儲器，也稱為短期存儲器；

包括磁盤（中期存儲器）、磁帶、光盤（長期存儲）等；

分層的存儲子系統如何以合理的價格搭建出容量和速度都滿足要求的存儲系統，始終是計算機體系結構設計中的關鍵問題之一?，F代計算機系統通常把不同的存儲設備按一定的體系結構組織起來，以解決存儲容量、存取速度和價格之間的矛盾。設計目標：整個存儲系統速度接近M1而價格和容量接近Mn2024/2/2633/50寄存器＋Cache＋主存＋輔存CPU內部高速電子線路(如觸發器)一級：在CPU內部二級：在CPU外部一般為靜態隨機存儲器SRAM。一般為動態隨機存儲器DRAM

，也稱為短期存儲器包括磁盤（中期存儲器）、磁帶、光盤（長期存儲）等其中：cache-主存結構解決高速度與低成本的矛盾；主存-輔存結構利用虛擬存儲器解決大容量與低成本的矛盾；現代計算機的四級存儲結構寄存器組特點：讀寫速度快但數量較少；其數量、長度以及使用方法會影響指令集的設計。組成：一組彼此獨立的Reg，或小規模半導體存儲器。RISC：設置較多Reg，并依靠編譯器來使其使用最大化。Cache高速小容量(幾十千到幾兆字節)；借助硬件管理對程序員透明；主（內）存編址方式：字節編址信息存放方式：大/小端系統、對齊方式輔（外）存信息以文件(file)的形式存放，按塊為單位進行存取。虛擬存儲技術36/42每一層的用途輔助存儲器：存放不活動的程序和數據主存儲器：存放運行中的程序和數據cache:存儲CPU最近訪問的指令和操作數CPU寄存器：正在執行的指令和數據其他改善存儲器帶寬的方法并行存儲器雙端口存儲器哈佛體系結構（ARM9系列）DSP程序數據I/O接口外設程序地址數據讀地址數據寫地址程序讀總線數據讀總線程序/數據寫數據程序2024/2/2638/502024/2/2639/50現代高速總線高速并行總線高速總線串行化多級總線結構北橋南橋前端總線FrontSideBus輸入輸出管理方式2024/2/2641/50上半部分是計算機組成范疇，下圖是計算機體系結構范疇計算機體系結構的演進：并行處理技術指令級并行技術ISP

流水線、超標量、超長指令字系統級并行技術SLP

多處理器（多機/多核）、多磁盤線程級并行技術TLP

同時多線程SMT電路級并行技術CLP

組相聯cache、先行進位加法器并行處理技術實現多個處理器或處理器模塊的并行性，其基本思想包括時間重疊（timeinterleaving）、資源重復（resourcereplicaiton）和資源共享（resourcesharing）。流水線技術可通過分割邏輯，插入緩沖寄存器（流水線Reg）來構建2024/2/26指令時空圖順序執行4級流水線執行流水線滿載2024/2/26ARM7TDMI指令流水線

操作周期

1 2 3 4 56

ADD

SUB

MOV

AND

ORR

EOR

CMP

RSBFetchDecode。FetchExecuteDecodeFetchExecuteDecodeFetchExecuteDecodeFetchFetchExecuteDecodeExecuteDecodeFetchExecuteDecodeFetch最佳流水線該例中用6個時鐘周期執行了6條指令

所有的操作都在寄存器中（單周期執行）

指令周期數(CPI)=1更細的流水線取指（FI）指令譯碼（DI）計算操作數地址（CO）取操作數（FO）執行指令（EI）寫操作數（WO）46/862024/2/2646/50流水線CPU的特點優點：

通過指令級并行來提高性能。缺點：增加了硬件成本。流水寄存器會引入延遲和時鐘偏移，這些額外開銷會使每條指令的執行時間有所增加，同時限制了流水線的深度。流水線中各段的操作存在關聯（dependence）時可能會引起流水線中斷，從而影響流水線的性能和效率。yyyy-M-47/862024/2/2647/50流水線沖突理想流水線的性能：每個時鐘周期完成一條指令實際流水機器中可能存在冒險(hazard)導致停頓：①數據沖突（如后面的計算要用到前面的結果）定向技術可將結果數據從其產生的地方直接傳送到所有需要它的功能部件編譯器可利用流水線調度（scheduling）技術來重新組織指令順序②結構沖突（硬件資源不夠）增加額外的同類型資源改變資源的設計使其能被同時使用③控制沖突（分支等跳轉指令引起）可采用分支預測及預測執行技術最大限度地使處理器各部分保持運行狀態。多端口的寄存器堆哈佛結構存儲器、超標量yyyy-M-48/862024/2/2648/50流水線沖突--數據沖突1.數據沖突方式(違反了下述數據讀寫規則)a)寫后讀規則(RAW)

后一條指令試圖在前一條指令寫一個數據之前讀取該數據b)讀后寫規則(WAR)后一條指令試圖在前一條指令讀一個數據之前寫該數據c)寫后寫規則(WAW)后一條指令試圖在前一條指令寫一個數據之前寫該數據2.解決辦法定向技術可將結果數據從其產生的地方直接傳送到所有需要它的功能部件編譯器可利用流水線調度（scheduling）技術來重新組織指令順序(亂序執行)順序流水線數據依賴亂序執行流水線流水線沖突--控制沖突控制沖突原因：分支、跳轉等指令引起流水線中斷

解決辦法：采用分支預測及預測執行技術最大限度地使處理器各部分保持運行狀態。順序流水線控制依賴周期12345678DIVR2,R1取指譯碼執行回寫

ADDR3,R2取指譯碼等待執行回寫

BRANCH取指譯碼等待執行回寫指令4取指流水線沖突--結構沖突3.結構沖突(資源沖突)原因：硬件資源不夠，例如兩條指令都需要除法操作解決方法：增加額外的同類型資源改變資源的設計使其能被同時使用輪流暫停一部分流水線，輪流使用資源超標量CPU的體系結構超標量技術：可在一個時鐘周期內對多條指令進行并行處理，使CPI小于1；特點：處理器中有兩個或兩個以上的相同的功能部件；

要求操作數之間必須沒有相關性；整數指令浮點指令yyyy-M-2024/2/2655/50超標量結構機器的例子兩條輸入流水線三條執行流水線每個時鐘周期可從存儲器中獲取兩條指令用于執行不需要訪問存儲器的指令可處理所有需要或不需要訪問存儲器的指令可用于進行乘、除類較復雜的算術運算決定應使用哪一條執行流水線2024/2/2656/502024/2/2657/50多機并行系統大規模并行處理機（MPP）是一種價格昂貴的超級計算機，它由許多CPU通過高速專用互聯網絡連接。機群（cluster）由多臺同構或異構的獨立計算機通過高性能網絡或局域網連在一起協同完成特定的并行計算任務。刀片（blade）通常指包含一個或多個CPU、內存以及網絡接口的服務器主板。通常一個刀片柜共享其它外部I/O和電源，而輔助存儲器則有距離刀片柜較近的存儲服務器提供。網格（Network）是一組由高速網絡連接的不同的計算機系統，可以相互合作也可獨立工作。網格計算機將接受中央服務器分配的任務，然后在不忙的時候（如晚上或周末）執行這些任務。2024/2/2658/50多核處理器多線程技術單片多處理器(ChipMulitProcessor，CMP)問題：晶體管數量、芯片面積及芯片發熱量多線程處理器(MultithreadedProcessor)細粒度多線程(Fine-GrailMultithreading)在每個指令中切換線程，處理器必須能在每個時鐘周期切換線程。其優點是可以隱藏停頓引起的吞吐量損失；缺點是單個線程處理速度變慢了。粗粒度多線程(Coarse-GrailMultithreading)

僅當遇到開銷大的阻塞時才切換線程其缺陷在于流水線啟動開銷引起吞吐量損失，特別是對于短的阻塞2024/2/2659/50

1966年M.J.Flynn按照指令流和數據流的不同組織方式，把計算機系統的結構分為以下4類：

(1)單指令流單數據流

--SISD

(2)單指令流多數據流

--SIMD

(3)多指令流單數據流

--

MISD

(4)多指令流多數據流

--

MIMD計算機體系結構的分類CUPUIS