脈衝與數(shù)字電路第一部分邏輯代數(shù)（1、2）第二部分組合電路（3、4、5）第三部分時序電路（6、7）第四部分存儲、數(shù)模轉(zhuǎn)換（8、9）第五部分系統(tǒng)綜合（10）內(nèi)容：第一章數(shù)制與編碼1、模擬信號一、信號（模擬信號、脈衝信號、數(shù)字信號）第一章數(shù)制與編碼2、脈衝信號3、數(shù)字信號V0起始電位

t0起始時間VM脈衝幅度

tr上升時間VP脈衝峰值

tf下降時間Δ平頂下降 tw脈衝寬度δ超量（過沖）

twa平均脈寬

T週期二、波形參數(shù)(VO,VM,VP,Δ,δ)(t0,

tr,

tf,

tw,

twa,T)VPP波形參數(shù)(VO,VM,VP,Δ,δ)(t0,

tr,

tf,

tw,

twa,T)三、數(shù)字波形NRZ非歸零1高電平，0低電平RZ歸零1電平變，0電平不變NRZIIBM非歸零下一個為1變、為0不變BRZ雙極歸零1正脈衝，0負(fù)脈衝BPRZ交替雙極歸零1極性交替邊沿，0零電平MVL多值邏輯不同電平代表不同數(shù)值V7曼徹斯特碼1下降沿，0上升沿數(shù)字波形十進(jìn)位 0——9逢十進(jìn)位二進(jìn)位0，1逢二進(jìn)位八進(jìn)制0——7逢八進(jìn)位十六進(jìn)制0-9,A,B,C,D,E,F逢十六進(jìn)位N進(jìn)制

四、數(shù)制及變換(123.4)10=1x102+2x101+3x100+4x10-1(123.4)8

=1x82+2x81+3x80+4x8-1

=(83.4)10(123.4)16=1x162+2x161+3x160+4x16-1

=(291.25)10(1010.11)2=1x23+1x21+1x2-1+1x2-2

=(10.75)101、N——〉十進(jìn)位（權(quán)展開相加）(35)D=(?)B

(35)D=(?)

O

235

餘數(shù)

8

35餘數(shù)

217143

281 注意

240 最後餘數(shù)為高

220 基數(shù)越大轉(zhuǎn)換越快

1 (35)D=(10011)B

=(43)O2、十進(jìn)位——〉N（整數(shù)：除N取餘）見（P7例1-3）注意：小數(shù)轉(zhuǎn)換可能得不到完全相等的有限小數(shù)，取有效長度3、十進(jìn)位——〉N（小數(shù)：乘N取進(jìn)位）每3位二進(jìn)位變1位八進(jìn)制(1011110.11)B=001011110.110=(136.6)O(23.42)O=010011.100010=(10011.10001)B每4位二進(jìn)位變1位十六進(jìn)制(1011110.11)B=01011110.1100=(5E.C)H(23.42)H

=00100011.01000010 =(100011.0100001)B4、二進(jìn)位、八進(jìn)制、十六進(jìn)制轉(zhuǎn)換用4位二進(jìn)位表示1位十進(jìn)位數(shù)0000 0 0101 5 0001 1 0110 60010 2 0111 70011 3 1000 80100 4 1001 9 無效碼101010111100111011115、BCD碼（二-十進(jìn)位碼）例：

(132.8)D=(100110010.1000)8421BCD

有權(quán)碼

842154214221242184-2-1無權(quán)碼 餘3碼格雷碼1格雷碼2步進(jìn)碼6、BCD碼（二-十進(jìn)位碼）1、原碼：數(shù)據(jù)長度最高位為符號位

1負(fù)數(shù)

0 正數(shù)例：

01101100B=+108D11101100B=-108D五、數(shù)的表示（符號數(shù)-原碼、反碼、補(bǔ)數(shù)） 正數(shù)同原碼負(fù)數(shù)符號位保留，其餘位取反（或看成被全1碼減，“1的補(bǔ)數(shù)”）例：原碼反碼

01101100B 01101100B11101100B10010011B2、反碼正數(shù)同原碼，負(fù)數(shù)符號位保留，其餘位取反後+1（或看成被2N減，“1的補(bǔ)數(shù)”）1111111-1101100+1=10000000-1101100例：原碼反碼補(bǔ)數(shù)01101100B01101100B01101100B11101100B10010011B10010100B3、補(bǔ)數(shù)1〉符號位擴(kuò)展：正數(shù)補(bǔ)0，負(fù)數(shù)補(bǔ)13〉BCD碼原碼和補(bǔ)數(shù)： 反碼=1001-原碼，9補(bǔ) 補(bǔ)數(shù)=反碼+1=10000-原碼，10補(bǔ)4、其他2〉偏權(quán)碼：

00H（-128），80H(0),FFH(+128)1〉奇偶校驗碼：

奇校驗：校驗位和數(shù)值位有奇數(shù)個1

偶校驗：校驗位和數(shù)值位有偶數(shù)個12〉M中取N碼： 六、可靠性編碼（檢錯和糾錯）3〉格雷碼：

相鄰兩位只有一位碼元發(fā)生變化,

最高位可作符號位,其餘對中點上下對稱.4〉A(chǔ)SCII碼：（美國標(biāo)準(zhǔn)資訊交換碼）

標(biāo)準(zhǔn)ASCII:7位二進(jìn)位數(shù)，128字元 擴(kuò)展ASCII：8位二進(jìn)位數(shù)，256字元 可見字元（文本），不可見字元 ‘0’=30H,‘A’=41H,‘a(chǎn)’=61H格雷碼、ASCII碼5〉條碼：(略)4〉顯示字元碼：

7段碼條碼、顯示字元碼*二進(jìn)位、邏輯、電平1、邏輯假設(shè)正邏輯：1表示高電平、條件或結(jié)論成立、正確、真；

0表示低電平、條件或結(jié)論不成立、錯誤、假。負(fù)邏輯：0表示高電平、條件或結(jié)論成立、正確、真；

1表示低電平、條件或結(jié)論不成立、錯誤、假。2、表示方式 邏輯變數(shù)、邏輯函數(shù)、真值表、邏輯電路等。第二章邏輯函數(shù)及邏輯門一、與或非代數(shù)系統(tǒng)基本邏輯關(guān)係1、與： Y=X1^X2=X1.X2=X1X2(邏輯乘)X1X2Y第二章邏輯函數(shù)及邏輯門全1為1有0則01^1=?1^0=?0^1=?0^0=?1000A.A=?A.1=?A.0=?A.A=?AA00例：2、或: Y=X1vX2=X1+X2(邏輯加)X1X2Y一、與或非代數(shù)系統(tǒng)基本邏輯關(guān)係全0為0有1則11+1=?1+0=?0+1=?0+0=?1110A+A=?A+1=?A+0=?A+A=?A1A1例：3、非：Y=A (邏輯補(bǔ))Y一、與或非代數(shù)系統(tǒng)基本邏輯關(guān)係X取反

1=?0=?A=?01A例：*運算順序：非〉與〉或二、邏輯代數(shù)運算律1、複合邏輯關(guān)係1）異或：AB=AB+AB相同為0相異為12）同或：AB=AB=AB+AB相同為1相異為0AA=0AA=1A1=?A0=?AA2、邏輯代數(shù)化簡常用公式：1〉摩根公式：

AB=A+B ABC…=A+B+C+…A+B=AB A+B+C+…=ABC推廣：ABC=ABC=A+B+C A+B+C=A+B+C=ABC2、邏輯代數(shù)化簡（續(xù)1）2〉A(chǔ)B+AC+BC=AB+AC證明：AB+AC+BC=AB+AC+(A+A)BC =AB(1+C)+AC(1+B) =AB+AC 推廣：AB+AC+BCDE…=AB+AC2、邏輯代數(shù)化簡（續(xù)2）3〉A(chǔ)+AB=B+BA=A+B證明：A+AB=A(B+B)+AB =AB+AB+AB =AB+AB+AB+AB =A+B 3、邏輯規(guī)則1〉代入規(guī)則：ABC=A.(BC)=A+BC=A+B+C

可將邏輯函數(shù)看作一個變數(shù)代入。

2〉對偶規(guī)則：Y=AB+BC(A+BC) Y*=(A+B )[B+C+A(B+C)]

與或互換、0和1互換,變數(shù)和反變數(shù)不變,非不變。3、邏輯規(guī)則（續(xù)）3〉反演規(guī)則：Y=Y的反演

Y=AB+(A+B+C) Y=(A+B).ABC

與或互換、0和1互換，變數(shù)和反變數(shù)互換。4〉展開規(guī)則：Y=f(X1，X2，X3，…，Xk)=X1f(0，X2，…，Xk)+X1f(1,X2，…，Xk)=[X1+f(0，X2，…，Xk)][X1+

f(1,X2，…，Xk)]練習(xí)：公式法化簡邏輯函數(shù)例F=A(A+B)+BC(A+B)+B(AC)

=A+AB+ABC+BC+ABC+ABC =A+AC+BC =A+C+BC =A+C練習(xí)：邏輯證明例(A+B)(A+B+C)=AC+B證明:左邊=AB+AC+AB+B+BC =B+AC =右邊作業(yè)：P60:2.1(2,3,4)2.2(2,3,4) 三、真值表與卡諾圖1、真值表Y=AB=AB+AB =(A+B)(A+B) 1〉異或：2〉表決器：Y=ABC+ABC+ABC+ABC=(A+B+C)(A+B+C) (A+B+C)(A+B+C)2、最小項和最大項1〉最小項：

1原變數(shù)，0反變數(shù)，變數(shù)之間相與。2〉最大項：

1反變數(shù)，0原變數(shù)，變數(shù)之間相或。3、從真值表到邏輯運算式(續(xù)1)1〉用最小項實現(xiàn)： 找出所有輸出為1的項，輸入變數(shù)為1，用原變數(shù)表示，0用反變數(shù)表示，變數(shù)之間相與，最小項間相或。Y=AB=AB+AB =m1+m2=Σm(1,2)例1：異或例2：表決器Y=ABC+ABC+ABC+ABC=m3+m5+m6+m7=Σm(3,5,6,7)3、從真值表到邏輯運算式(續(xù)2)2〉用最大項實現(xiàn)： 找出所有輸出為0的項，輸入變數(shù)為0，用原變數(shù)表示，1用反變數(shù)表示，變數(shù)之間相或，最大項間相與。Y=AB=(A+B)(A+B) =M0M3=Π(0,3)例1：異或例2：表決器Y=(A+B+C)(A+B+C) (A+B+C)(A+B+C)=M0M1M2M4=ΠM(0,1,2,4)3、從真值表到邏輯運算式(續(xù)3)3〉含有任意項的真值表及運算式：Y=Σm(0,4,5)+Σd(3,6)Y=ΠM(1,2,7)Πd(3,6)用最小項時看作1用最大項時看作0練習(xí)1〉將下列函數(shù)寫成最小項之和運算式

F(A,B,C)=AC+BC+A+B+C(A+C) = ABC+ABC+ABC+ABC+ABC(A+C) =ABC+ABC+ABC+ABC2〉最大項：

F(A,B,C)=M0M2M3M7

=(A+B+C)(A+B+C)(A+B+C)(A+B+C)

4、卡諾圖與函數(shù)化簡（續(xù)4）f(A,B,C)=ABC+ABC+ABC+ABC =ABC+AB+ABC =AB+BC+ABC =AB+BC+AC 1〉二、三變數(shù)卡諾圖4、卡諾圖與函數(shù)化簡（續(xù)5）F(A,B,C)=ABC+ABC+ABC+ABC =Σm(3,5,6,7)紅圈：BC藍(lán)圈：AC綠圈:ABF(A,B,C)=BC+AC+AB4、卡諾圖與函數(shù)化簡（續(xù)6）2〉四變數(shù)卡諾圖：4、卡諾圖與函數(shù)化簡（續(xù)7）例1畫出函數(shù)Y=f(A,B,C,D)=Σm(0,1,2,8,11,13,14,15)+d(7,10)的卡諾圖例2畫出函數(shù)Y=f(A,B,C,D)=Σm(2,5,8,10,12,14,15)的卡諾圖4、卡諾圖與函數(shù)化簡（續(xù)8）化簡：函數(shù)Y=f(A,B,C,D)=Σm(0,1,2,8,11,13,14,15)+d(7,10)化簡：函數(shù)Y=f(A,B,C,D)=Σm(2,5,8,10,12,14,15)4、卡諾圖與函數(shù)化簡（續(xù)9）1〉二、三變數(shù)卡諾圖F(A,B,C)=BC+AC+AB*〉圈1法4、卡諾圖與函數(shù)化簡（續(xù)10）2〉四變數(shù)卡諾圖：4、卡諾圖與函數(shù)化簡（續(xù)11）化簡：函數(shù)Y=f(A,B,C,D)=Σm(0,1,2,8,11,13,14,15)+d(7,10)化簡：函數(shù)Y=f(A,B,C,D)=Σm(2,5,8,10,12,14,15)4、卡諾圖與函數(shù)化簡（續(xù)12）4、卡諾圖與函數(shù)化簡（續(xù)13）*〉圈0法Y=BC+AC+ABCY=BC+AC+ABC=(B+C)(A+C)(A+B+C)4、卡諾圖與函數(shù)化簡（續(xù)14）*〉多輸出的化簡Y1=Σm(2,4,5,10,11,13)+Σd(12,15)Y2=AB+BC+BCDY1=ΠM(0,1,6,7,8,9,14,15)ΠD(2,4)>P43圖2-104、卡諾圖與函數(shù)化簡（續(xù)15）*〉禁止邏輯化簡f=f.1=fmi+mi.mi=[f+mi]miF=Σ(1,5,7)=CABCF=(AD+BC+AB)ABCD4、卡諾圖與函數(shù)化簡（續(xù)16）*〉卡諾圖運算與:相應(yīng)格的值相與或:相應(yīng)格的值相或反函數(shù):每個格的值取反對偶函數(shù):每個格填上對偶項值的非m0---M15 m1---M14 m2---M13……4、卡諾圖與函數(shù)化簡（續(xù)17）*>五變數(shù)卡諾圖4、卡諾圖與函數(shù)化簡（續(xù)18）*>降維卡諾圖4、卡諾圖與函數(shù)化簡（續(xù)19）規(guī)律:p47—表2-9四、邏輯門、符號和變換1、邏輯符號（GB4728.12-85）1〉邏輯單元符號：2〉輸入輸出記號：狀態(tài)記號電平記號非門四、邏輯門、符號和變換（續(xù)1）1、邏輯符號：（GB4728.12-85）1〉圖形符號的三種形式四、邏輯門、符號和變換（續(xù)2）2、門電路符號：四、邏輯門、符號和變換（續(xù)3）3、邏輯約定：四、邏輯門、符號和變換（續(xù)4）4、運算式→電路圖：1〉用與非門實現(xiàn)（Y=AB）與：Y=AB=AB非：Y=A=AA或：Y=A+B=A+B=AB4、運算式→電路圖（續(xù)）2〉用或非門實現(xiàn)（Y=A+B）或：Y=A+B=A+B非：Y=A=A+A與：Y=AB=AB=A+B4、運算式→電路圖（續(xù)1）4、運算式→電路圖（續(xù)2）*〉例1：分別用與非門和或非門表示異或Y=A⊕B=AB+AB=ABABY=A⊕B=AB+AB=A+B+A+B4、運算式→電路圖（續(xù)3）*〉例1：多輸入與或非門5、電路圖→運算式分析下列電路寫出邏輯運算式5、其他表示法（瞭解）1〉開關(guān)網(wǎng)路（p54）2〉文氏圖 (p55 ) 3〉表格法化簡(p56)

第三章門電路1、二極體開關(guān)特性：特性正嚮導(dǎo)通反向截止反向擊穿VTH矽管:0.7-0.8V鍺管：0.3VIS

Si1μAGe10μAVBR2、理想二極體開關(guān)特性應(yīng)用1〉串聯(lián)二極體限幅器思考1:若Vi=7Sin(wt)V,則Vo=?思考2:若D反接,則Vo=?2〉並聯(lián)二極體限幅器3〉二極體鉗位電路3、非理想二極體開關(guān)特性導(dǎo)通轉(zhuǎn)向截止，由於結(jié)電容影響存在反向恢復(fù)時間Toff3、非理想二極體開關(guān)特性（續(xù)）1〉改進(jìn)電路2〉肖特基二極體特點：開關(guān)速度快正向域值小，0.3v4、三極管開關(guān)特性(工作狀態(tài))截止：Ib=0，Ic=0,Uce=Vcc;放大：IbS>Ib>0,Ic=βIb；Uce=Vcc-IcRc飽和:Ib>IbS，Ic

=Vcc/Rc,

Uce=04、三極管開關(guān)特性（分佈電容）5、三極管開關(guān)參數(shù)接通時間Ton斷開時間Toff5、場效應(yīng)管開關(guān)5、場效應(yīng)管開關(guān)（總結(jié)）6、二極體門電路門電路結(jié)構(gòu)（RTL,DTL,TTL）1、電阻-電晶體邏輯門(RTL)電路符號特點：採用無源上拉電阻式輸出電路，輸出高低電平時內(nèi)阻不同，高電平負(fù)載能力差。驅(qū)動同類門數(shù)目少；傳輸延遲大，已淘汰。2、二極體-電晶體邏輯門(DTL)電路符號特點：輸出高電平時，驅(qū)動的同類門輸入二極體截止，不影響負(fù)載能力。傳輸延遲也較大，已淘汰。3、電晶體-電晶體邏輯門(TTL)特點：可以提供較大的輸出拉電流和灌電流。傳輸延遲大，功耗大。1>標(biāo)準(zhǔn)TTL門低電平<0.8V高電平〉2V2〉改進(jìn)型TTL邏輯門特點：延時小<6ns，功耗大。a>低功耗L-TTL:（去掉D1D2,增大電阻阻值）特點：功耗低，傳輸延遲變長。b>快速型H-TTL:(降低電阻提高速度，採用達(dá)林頓輸出，降低輸出內(nèi)阻，提高負(fù)載能力)2〉改進(jìn)型TTL邏輯門(續(xù)1)c>肖特基(SBD)型門電路（S-TTL）

SBD正向壓降低（0.3V）,無存儲效應(yīng)，與TTL相容，具有抗飽和特性，開關(guān)速度快。2〉改進(jìn)型TTL邏輯門(續(xù)2)d>低功耗型肖特基門電路（LS-TTL）開關(guān)速度較快，功耗低。2〉改進(jìn)型TTL邏輯門(續(xù)3)e>高速型肖特基門電路（AS-TTL,ALS-TTL,F-TTL）開關(guān)速度最快，功耗最低。4、TTL邏輯門外部特性和參數(shù)1>域值電平：1.0V(LS),1.3V(S),1.5V(F),1.4V（標(biāo)準(zhǔn)）2>關(guān)門電平：VOFF=VILMAX=0.8V3>開門電平:VON=VIHMIN=2.0V4>高電平雜訊容限：VNH=VOHMIN-

VIHMIN5>低電平雜訊容限:VNL=VILMAX–

VOLMAX6>輸入輸出特性和參數(shù)(p88)

VILMAX,VIHMIN,VOLMAX,VOHMINIILMAX,IIHMAX,IOLMAX,IOHMAX4、TTL邏輯門外部特性和參數(shù)(續(xù)1)7>扇出係數(shù)：（反映負(fù)載能力強(qiáng)弱）定義：門電路驅(qū)動同類門的數(shù)目。NOL=IOLmax/IILmaxNOH=IOHmax/IIHmax取最小的作為標(biāo)稱扇出係數(shù)No.TTL:No=10LS:No=20F:No=334、TTL邏輯門外部特性和參數(shù)（續(xù)2）8>其他：工作溫度：軍品（54系列）–55~+125攝氏度民品（74系列）0~+70攝氏度工作電壓：推薦值5V

極限值+-0.5功耗：PH=ICCHVCC PL=ICCLVCC平均功耗P=(PL+PH)/25、電晶體-電晶體邏輯門(TTL)結(jié)論：1.TTL電路的輸入不能為負(fù)；

2.TTL門電路的輸入端在輸入低電平時電流高於輸入為高電平的電流。標(biāo)準(zhǔn)TTL門:低電平<0.8V,高電平〉2V6、TTL邏輯門外部特性和參數(shù)1>域值電平：1.0V(LS),1.4V（標(biāo)準(zhǔn)）2>關(guān)門電平：VOFF=VILMAX=0.8V3>開門電平:VON=VIHMIN=2.0V轉(zhuǎn)移特性曲線6、TTL邏輯門外部特性和參數(shù)（續(xù)1）4>高電平雜訊容限：VNH=VOHMIN-

VIHMIN5>低電平雜訊容限:VNL=VILMAX–

VOLMAX6>輸入輸出特性和參數(shù)

VILMAX,VIHMIN,VOLMAX,VOHMINIILMAX,IIHMAX,IOLMAX,IOHMAX

抗干擾性能6、TTL邏輯門外部特性和參數(shù)（續(xù)2）輸入端接電阻到地時，其當(dāng)電阻大於700歐姆時，其輸入端相當(dāng)于高電平；輸入端可以懸空，懸空時相當(dāng)于高電平。輸入負(fù)載特性曲線6、TTL邏輯門外部特性和參數(shù)（續(xù)3）輸出負(fù)載特性曲線6、TTL邏輯門外部特性和參數(shù)（續(xù)4）扇出係數(shù)：（反映負(fù)載能力強(qiáng)弱）定義：門電路驅(qū)動同類門的數(shù)目。NOL=IOLmax/IILmaxNOH=IOHmax/IIHmax1、標(biāo)準(zhǔn)輸出高電平Vsh=2.4V，典型值Voh=3.2V2、標(biāo)準(zhǔn)輸出低電平Vsl=0.4V，典型值Vil=0.3V3、輸入短路電流Iis≤1.6mA

4、高電平輸入電流Iih：一般Iih<50μA5、扇出係數(shù)：即帶負(fù)載個數(shù)，典型值N0≥86、TTL邏輯門外部特性和參數(shù)（續(xù)5）工作溫度：軍品（54系列）–55~+125℃ 民品（74系列）0~+70℃工作電壓：推薦值5V極限值5+/-0.5V功耗：PH=ICCHVCC PL=ICCLVCC平均功耗P=(PL+PH)/2集電級開路門（OC門）它與普通TTL門的差別在於用外接電阻R代替由複合管組成的有源負(fù)載。當(dāng)n個OC門輸出端相連時，一般可共用一個電阻R,實現(xiàn)與的邏輯(線與)。集電級開路門（OC門）應(yīng)用線與其他應(yīng)用F=ABC+DE三態(tài)輸出門（3S門）它的輸出除了具有一般與非門的兩種狀態(tài)，即輸出電阻較小的高、低電平外，還具有高輸出阻抗的第三狀態(tài)，稱為高阻態(tài)。其中E為使能端，A、B為數(shù)據(jù)輸入端。當(dāng)E=1時，L=A·B，當(dāng)E=0時，L為高阻態(tài)。三態(tài)輸出門（3S門）Example：三態(tài)匯流排驅(qū)動器施密特輸入結(jié)構(gòu)將緩慢變化的波形轉(zhuǎn)換為標(biāo)準(zhǔn)數(shù)字電平。回差特性用於消抖動和去干擾。發(fā)射極耦合邏輯門（ECL）特點：非飽和邏輯電路，開關(guān)速度快；CML,射極輸出，抗干擾，長線傳輸；功耗大OE門線或集成注入邏輯（IIL,I2L）優(yōu)點：集成度高、功耗低、工藝簡單、適合製作大規(guī)模集成的邏輯陣列；缺點：開關(guān)速度慢，抗干擾性能差，不適合製作功能部件。金屬-氧化物-半導(dǎo)體邏輯（MOSL）CMOS非門電路:V1為N溝道增強(qiáng)型MOS管，V2為P溝道增強(qiáng)型MOS管—CMOS(ComplementaryMOS互補(bǔ)型MOS)1、互補(bǔ)MOS反相器（CMOS）閾值電壓為1/2電源電壓，故CMOS具有較好的電源電壓適應(yīng)性能。4000系列CMOS電路的電源電壓範(fàn)圍為3～18V，AC、HC系列為2-6V.CMOS門的特點

*電路相當(dāng)簡單，每一時刻僅一個管子導(dǎo)通，故其耗電相當(dāng)節(jié)省，靜態(tài)功耗可忽略；*閾值為1/2電源處，Vnh、Vnl〉0.3Vdd,故具有較高的抗干擾性能;*電壓型驅(qū)動，輸入電流可忽略，扇出能力強(qiáng)，No>50;*動態(tài)功耗與頻率有關(guān)，頻率越高功耗越大；*開關(guān)速度比TTL較慢。CMOS與非門、或非門工作過程為：

◆當(dāng)輸入A、B皆為低電平時，V2、V4管子導(dǎo)通，而V1、V3管子處於截止?fàn)顟B(tài)，故輸出為高電平；

◆當(dāng)輸入A為高電平B為低電平時，V3導(dǎo)通、V4截止，而V1處於截止、V2處於導(dǎo)通，故輸出為高電平；

◆當(dāng)輸入A為低電平B為高電平時，V3截止、V4導(dǎo)通，而V1處於導(dǎo)通、V2處於截止，故輸出為高電平；

◆當(dāng)輸入A、B皆為高電平時，V1、V3管子處於截止?fàn)顟B(tài)，而V2、V4處於導(dǎo)通，故輸出為低電平。CMOS傳輸門左圖（a）工作過程如下：

▲設(shè)控制信號C和/C分別為高電平和低電平時，輸入電壓較小時下麵管子導(dǎo)通；輸入信號較大時上面管子導(dǎo)通，由於MOS管的源極和漏極是完全對稱的，故兩邊既然可以當(dāng)輸入又可以當(dāng)輸出，此時其相當(dāng)於一個合上的開關(guān)；

▲設(shè)控制信號C和/C分別為低電平和高電平時，輸入電壓在0～VDD範(fàn)圍內(nèi)其兩個管子全部截止，故輸入與輸出之間相當(dāng)於開中。

左圖（b）為CMOS傳輸門的邏輯符號。CMOS模擬開關(guān)電路將這兩個控制端用一個非門連接起來，如右圖(a)所示，現(xiàn)在的電路就變成了模擬開關(guān)了。這樣其僅一個控制端，使用相當(dāng)方便，其邏輯符號如右圖（b）所示。

模擬開關(guān)電路不僅可以通過數(shù)字信號，而且可以控制模擬信號的通和斷，廣泛使用於模擬信號的接近領(lǐng)域。如電臺、電視臺的音視頻信號的切換。CMOSOD門及三態(tài)反相器門電路使用注意事項電源要求

電源電壓有兩個電壓：額定電源電壓和極限電源電壓；額定電源電壓指正常工作時電源電壓的允許大小：TTL電路為5V±5%(54系列5V±10%)，CMOS電路為3～15V(4000B系列3～18V)；

極限工作電源電壓指超過該電源電壓器件將永久損壞。TTL電路為7V;4000系列CMOS電路為18V。輸入電壓要求

輸入高電平電壓應(yīng)大於VIHmin而小於電源電壓；輸入低電平電壓應(yīng)大於0V而小於VILmax。輸入電壓小於0V或大於電源電壓將有可能損壞積體電路。輸出負(fù)載要求

除OC門和三態(tài)門外普通門電路輸出不能並接，否則可能燒壞器件；

門電路的輸出帶同類門的個數(shù)不得超過扇出係數(shù)，否則可能造成狀態(tài)不穩(wěn)定；在速度高時帶負(fù)載數(shù)盡可能少；

門電路輸出接普通負(fù)載時，其輸出電流就小于IOLmax和IOHmax。工作及運輸環(huán)境問題

溫度、濕度、靜電會影響器件的正常工作。

74系列TTL可工作在0～70℃,而54系列為-40～125℃，這就是通常的軍品工作溫度和民品工作溫度的區(qū)別；

在工作時應(yīng)注意靜電對器件的影響，一般通過下麵方法克服其影響：

在運輸時采用防靜電包裝；使用時保證設(shè)備接地良好；測試器件是應(yīng)先開機(jī)再加信號、關(guān)機(jī)時先斷開信號后關(guān)電源。

第四章組合邏輯電路第四章組合邏輯電路1、邏輯關(guān)聯(lián)記號

第四章組合邏輯電路*邏輯關(guān)聯(lián)記號用法1〉帶有同樣數(shù)字的輸入和輸出受各自關(guān)聯(lián)2〉EN、S、R輸入記號無數(shù)字時為普通記號3〉多個關(guān)聯(lián)影響用逗號分隔，表示先後順序例1：輸出受關(guān)聯(lián)影響的門電路：F=A+BCF=A(B+C)F=A⊕B⊕C第四章組合邏輯電路例2：多重關(guān)聯(lián)的組合電路

F=AC+BF1=(AB+C)⊕DF2=AB+CX:表示受影響的兩端短接A=1,B和C短接A=0,B和C短接更多的例子：P1232、編碼器功能：將十進(jìn)位輸入變成二進(jìn)位或BCD碼輸出。1〉4-2線編碼器：（將0-3編碼為2位二進(jìn)位數(shù)）Y1=X3X2X1X0+X3X2X1X0Y2=X3X2X1X0+X3X2X1X02、編碼器功能：將十進(jìn)位輸入變成二進(jìn)位或BCD碼輸出。2〉8-3線優(yōu)先編碼器：（將0-7編碼為3位二進(jìn)位數(shù)）2、編碼器功能：將十進(jìn)位輸入變成二進(jìn)位或BCD碼輸出。3〉16-4線優(yōu)先編碼器：（將0-7編碼為3位二進(jìn)位數(shù)）4〉10-4線優(yōu)先編碼器：（將0-9編碼為1位BCD碼）輸入10中取1碼，0有效；輸出反碼2、編碼器10-4線優(yōu)先編碼器邏輯圖3、解碼器功能：將二進(jìn)位或BCD碼輸入變成十進(jìn)位輸出。1〉2-4解碼器：74LS139（將2位二進(jìn)位數(shù)譯4路輸出。）雙2-4解碼器3、解碼器2〉3-8解碼器：74LS138（將3位二進(jìn)位數(shù)譯8路輸出。）3、解碼器*〉3-8解碼器擴(kuò)展：（將2片3-8擴(kuò)展為4-16解碼器。）3、解碼器3〉4-16解碼器（74LS154）：（將4位二進(jìn)位數(shù)譯10路輸出。）3、解碼器3〉BCD-10解碼器（74LS154）：（將4位二進(jìn)位數(shù)譯10路輸出。）3、解碼器4〉其他碼變換電路：

<1>BCD/7SEG解碼器：3、解碼器*〉具有滅零功能的多位數(shù)碼顯示電路4、數(shù)據(jù)選擇器和分配器1〉4選1數(shù)據(jù)選擇器組合電路的邏輯競爭和冒險1、競爭和險象的原因：1〉定義：在N個輸入信號中，如果有P個發(fā)生變化（1≤P≤N),設(shè)由A狀態(tài)變到B狀態(tài)，如果穩(wěn)態(tài)時，輸出函數(shù)F(A)=F(B),在A向B過渡過程中，電路輸出有尖峰（0或1），則該組合電路存在現(xiàn)象。2〉分類：

<1>邏輯險象：由於不同門電路傳輸延遲不同，使得同一信號的變化到達(dá)輸出時間不一致而引起的輸出尖峰。功能險象：多個輸入信號變化快慢不一致，引起的輸出尖峰。組合電路的邏輯競爭和冒險邏輯險象：組合電路的邏輯競爭和冒險<2>臨界競爭：每次變化，都產(chǎn)生險象非臨界競爭：不產(chǎn)生<3>0險象：輸出本應(yīng)為1，產(chǎn)生0尖峰；

1險象：輸出本應(yīng)為0，產(chǎn)生1尖峰。組合電路的邏輯競爭和冒險2、險象的判斷：

<4>靜態(tài)險象：輸出本不應(yīng)變化產(chǎn)生了毛刺；動態(tài)險象：輸出本應(yīng)變化另有毛刺1〉邏輯險象：當(dāng)P個（1≤P≤N）輸入變數(shù)發(fā)生變化，但函數(shù)輸出最簡與或式中不包含由N-P個不變變數(shù)組成的乘積項，就可能發(fā)生邏輯冒險。2〉功能險象：當(dāng)P個（P>1）輸入變數(shù)發(fā)生變化時，若變化前後穩(wěn)定時，輸出在變化前後一致，在卡諾圖中由其餘不變的N-P個變數(shù)組成的乘積項包含的最小項既有1又有0，就可能發(fā)生功能冒險。組合電路的邏輯競爭和冒險3、邏輯險象的消除：

增加由不變的變數(shù)組成的冗餘項不能消除功能險象組合電路的邏輯競爭和冒險2〉增加選通脈衝：可消除各種險象3〉輸出濾波

第五章觸發(fā)器1、RS觸發(fā)器（RSFF）1、RS觸發(fā)器（RSFF）（續(xù)）RS觸發(fā)器（RSFF）時序：符號：2、鐘控RS觸發(fā)器CP=0,Qn+1=QnCP=13、D觸發(fā)器CP=0,Qn+1=QnCP=1,Qn+1=D3、D觸發(fā)器（續(xù)）D觸發(fā)器時序：用CMOS傳輸門構(gòu)成D鎖存器：4、主從觸發(fā)器（MSFF）1>RS觸發(fā)器：特點：數(shù)據(jù)在CP高點平時存入主觸發(fā)器；在CP變?yōu)榈碗娖结幔泡敵觥Ｔ贑P變低前要保持穩(wěn)定4、主從觸發(fā)器（MSFF）（續(xù)1）2>主從JK觸發(fā)器（JKFF）：4、主從觸發(fā)器（MSFF）（續(xù)2）主從RS觸發(fā)器和主從JK觸發(fā)器波形4、主從觸發(fā)器（MSFF）（續(xù)3）3>帶數(shù)據(jù)鎖存的主從JK觸發(fā)器：4、主從觸發(fā)器（MSFF）（續(xù)4）時序圖：5、邊沿觸發(fā)器（ETFF）1、主從JK觸發(fā)器去缺點：在CP=1時，要求JK信號保持不變。存在的一次變化問題，能接收干擾信號并記憶下來，造成誤碼。解決辦法是減小CP=1的時間，可能造成狀態(tài)翻轉(zhuǎn)不穩(wěn)定。

2、邊沿觸發(fā)器優(yōu)點：

利用時鐘脈衝的有效邊沿（上升沿或下降沿）將輸入的變化反映在輸出端，而在CP=0及CP=1不接收信號，輸出不會誤動作。

3、常見的邊沿觸發(fā)器有：維持阻塞型、傳輸遲延實現(xiàn)的邊沿觸發(fā)器、CMOS的邊沿觸發(fā)器，隨著CMOS器件的廣泛使用，今後大部分是採用CMOS邊沿觸發(fā)器。

5、邊沿觸發(fā)器（ETFF）（續(xù)1）4、邊沿D觸發(fā)器：5、邊沿觸發(fā)器（ETFF）（續(xù)2）5、邊沿JK觸發(fā)器:5、邊沿觸發(fā)器（ETFF）（續(xù)3）6、T觸發(fā)器（TFF）：*翻轉(zhuǎn)觸發(fā)器（1位二進(jìn)位計數(shù)器）5、邊沿觸發(fā)器（ETFF）（續(xù)4）7、多能觸發(fā)器：5、邊沿觸發(fā)器（ETFF）（續(xù)5）8、觸發(fā)器邏輯功能轉(zhuǎn)換在集成觸發(fā)器中，使用較廣的主要是D觸發(fā)器和JK觸發(fā)器，有時需要將一種類型的觸發(fā)器轉(zhuǎn)換為其他類型的觸發(fā)器。不同觸發(fā)器的相互轉(zhuǎn)換的模型可描述為：5、邊沿觸發(fā)器（ETFF）（續(xù)6）1〉D觸發(fā)器轉(zhuǎn)換為JK觸發(fā)器欲用D觸發(fā)器實現(xiàn)JK觸發(fā)器的功能，只須找出轉(zhuǎn)換電路的邏輯功能就行了，這時轉(zhuǎn)換電路的輸入為JK及Q,根據(jù)兩個觸發(fā)器的特徵方程可得到：

D=J/Qn+/KQn5、邊沿觸發(fā)器（ETFF）（續(xù)7）

2〉JK觸發(fā)器轉(zhuǎn)換為D觸發(fā)器

D觸發(fā)器和JK觸發(fā)器的輸出與輸入的關(guān)係可以用下表表示（即激勵表）：根據(jù)上表可寫出JK與D、Q的關(guān)係：J=D、K=/D。5、邊沿觸發(fā)器（ETFF）（續(xù)8）1、按鍵去抖動（消顫）；2、開機(jī)置位；3、非同步脈衝同步化；4、二次分頻；*邊沿觸發(fā)器開關(guān)參數(shù)小結(jié)●

瞭解時序電路的組成及特點；

●瞭解鎖存器的工作原理及電路結(jié)構(gòu)、鎖存器的簡單應(yīng)用；

●瞭解鐘控觸發(fā)器的工作原理及電路結(jié)構(gòu)和特點；

●理解主從觸發(fā)器的工作特點；

●瞭解邊沿觸發(fā)器的電路結(jié)構(gòu)，理解其工作原理及特點；

●理解各種觸發(fā)器的描述方法及觸發(fā)器功能的相互轉(zhuǎn)換方法。1、基本RS觸發(fā)器,鐘控RS觸發(fā)器,主從RS觸發(fā)器；2、主從JK觸發(fā)器,鎖存型JK觸發(fā)器,邊沿JK觸發(fā)器；3、鐘控D觸發(fā)器，邊沿D觸發(fā)器；4、T觸發(fā)器；5、觸發(fā)器應(yīng)用。

第六章時序邏輯電路一、數(shù)據(jù)鎖存器

1、鐘控型數(shù)據(jù)鎖存器：2、帶三態(tài)輸出數(shù)據(jù)鎖存器：

3、地址選擇型鎖存器：4、邊沿型數(shù)據(jù)鎖存器：二、移位寄存器：

1、串入並出2、串入串出

3、併入串出4、併入並出*集成4位通用移位寄存器三、非同步二進(jìn)位計數(shù)器又叫行波計數(shù)器,fcpmax≤1/Ntpdmax1、非同步二進(jìn)位加法計數(shù)器

2、非同步二進(jìn)位減法計數(shù)器3、分頻器特點：1〉存在預(yù)置轉(zhuǎn)換毛刺，不適合計數(shù)；2〉用作模5分頻器；3〉具有自啟動能力。4、集成非同步4位二進(jìn)位計數(shù)器74LS293特點：1〉由模2和模8組成；2〉可組成任意進(jìn)制分頻器；3〉可級聯(lián)擴(kuò)展。5、集成非同步BCD碼計數(shù)器（74LS290）特點：1〉由模2和模5組成；2〉無偽碼；3〉可級聯(lián)擴(kuò)展。74LS290應(yīng)用四、同步二進(jìn)位計數(shù)器

四、同步二進(jìn)位計數(shù)器（續(xù)1）例：1、集成同步二進(jìn)位加法計數(shù)器（74LS161）1、集成同步二進(jìn)位加法計數(shù)器（74LS161）（續(xù)）2、同步清零集成同步二進(jìn)位加法計數(shù)器（74LS163）3、集成同步二進(jìn)位加法計數(shù)器（74LS161）3、集成同步二進(jìn)位加法計數(shù)器（74LS161）（續(xù)）例：4、集成同步單時鐘二進(jìn)位可逆計數(shù)器（74LS169）5、同步雙時鐘可逆計數(shù)器（74LS193）同步二進(jìn)位可逆計數(shù)器擴(kuò)展

6、集成同步BCD碼計數(shù)器（74LS160）6、集成同步BCD碼計數(shù)器（74LS160）（續(xù)）7、集成同步BCD碼可逆計數(shù)器集成同步計數(shù)器應(yīng)用集成同步計數(shù)器應(yīng)用（續(xù)）五、移存型計數(shù)器1、環(huán)形計數(shù)器：1、環(huán)形計數(shù)器（續(xù)）可自啟動環(huán)形計數(shù)器：2、扭環(huán)型計數(shù)器2、扭環(huán)型計數(shù)器（續(xù)）自啟動扭環(huán)形計數(shù)器：移存型計數(shù)器波形3、序列發(fā)生器分析步驟：1、回饋輸入：2、狀態(tài)轉(zhuǎn)換表：3、狀態(tài)轉(zhuǎn)換圖：4、輸出序列：1101001>移存器序列發(fā)生器缺點：不適合長序列，難以解決自啟動2>線性序列發(fā)生器2>線性序列發(fā)生器（續(xù)）例：步驟：1、回饋輸入：

2、狀態(tài)轉(zhuǎn)換表：

3、狀態(tài)轉(zhuǎn)換圖：

4、輸出序列：4、移存型計數(shù)器一、時序電路分析方法時序電路分析和設(shè)計步驟：1、激勵方程2、狀態(tài)轉(zhuǎn)移真值表3、狀態(tài)圖例1：例2：畫出輸入序列010110011101010…的輸出波形。一、時序電路分析方法（續(xù)）

二、同步時序電路的設(shè)計步驟1、分析輸入、輸出及狀態(tài)變數(shù)和因果關(guān)係；2、建立狀態(tài)圖並簡化；3、生成狀態(tài)轉(zhuǎn)換表；4、狀態(tài)分配：2N-1<狀態(tài)總數(shù)（M）<2N

（N=觸發(fā)器數(shù)量）5、觸發(fā)器選型，寫出激勵方程；6、畫電路圖；7、檢查未定義狀態(tài)的孤立性。狀態(tài)圖的建立和簡化（畫出1011的狀態(tài)圖和狀態(tài)表）同步時序電路的設(shè)計*（對兩列串行數(shù)據(jù)每四位一組做恒等比較）同步時序電路的設(shè)計（續(xù)1）1、狀態(tài)圖的建立和簡化*（畫出1011的狀態(tài)圖和狀態(tài)表）採用隱含表簡化原始狀態(tài)表觸發(fā)器激勵表按簡化狀態(tài)表設(shè)計電路時序電路分析和設(shè)計（續(xù)2）時序電路分析和設(shè)計（續(xù)3）時序電路分析和設(shè)計（續(xù)4）時序電路分析和設(shè)計（續(xù)5）時序電路分析和設(shè)計（續(xù)6）時序電路分析和設(shè)計（續(xù)7）時序電路分析和設(shè)計（續(xù)8）時序電路分析和設(shè)計（續(xù)9）時序電路分析和設(shè)計（續(xù)10）

第七章算術(shù)運算電路

1、參與運算的有符號數(shù)都用補(bǔ)數(shù)表示；[[A]補(bǔ)]補(bǔ)=[A]原

[A]求補(bǔ)=[-A]補(bǔ)

2、其他運算都可轉(zhuǎn)變?yōu)榧臃ㄍ瓿桑?/p>

3、乘法符號相乘為“同或”關(guān)係，絕對值為“與”關(guān)係；

4、BCD加法運算十進(jìn)位調(diào)整：當(dāng)結(jié)果大於9或產(chǎn)生想高位進(jìn)位時，應(yīng)加6（0110）校正；

5、BCD減法運算採用BCD補(bǔ)數(shù)相加來實現(xiàn)；

6、二進(jìn)位數(shù)左移N位，相當(dāng)於乘以2N;7、二進(jìn)位數(shù)帶符號位右移N位，相當(dāng)於除以2N;一、二進(jìn)位算術(shù)運算1、一位二進(jìn)位數(shù)值比較器：二、數(shù)值比較器2、四位二進(jìn)位數(shù)值比較器（74LS85）1〉並行16位數(shù)值比較器：3、其他數(shù)值比較器2〉恒等比較器（74LS688）1、行波加法器:三、加法器2、先進(jìn)進(jìn)位加法器（並行加法器74LS283）*克服了行波進(jìn)位的缺點進(jìn)位速度快*全加器的串-並型擴(kuò)展：3、先進(jìn)進(jìn)位網(wǎng)路先進(jìn)進(jìn)位網(wǎng)路（74AS182）4、串行二進(jìn)位加法電路5、BCD加法電路74HC4560用二進(jìn)位全加器實現(xiàn)BCD數(shù)加法6、全加器應(yīng)用餘3碼=8421碼+3A80A40A20A10A8A4A2A1按權(quán)展開相加1、全減器：四、減法器A-B=A+B+12、採用2的補(bǔ)數(shù)相加的減法電路3、BCD數(shù)的減法電路五、乘法器1、組合式乘法器原理：*組合式乘法器設(shè)計採用ROM或PROM查99表方法，速度快2、表格式乘法器：3、BCD數(shù)乘法電路4、比例乘法器六、除法器七、算術(shù)/邏輯運算單元（ALU)功能：可以完成算術(shù)和邏輯運算第八章記憶體與可編程邏輯器件記憶體——用以存儲二進(jìn)位資訊的器件。半導(dǎo)體記憶體的分類：根據(jù)使用功能的不同，半導(dǎo)體記憶體可分為兩大類：（1）隨機(jī)存取記憶體（RAM）也叫做讀/寫記憶體。既能方便地讀出所存數(shù)據(jù)，又能隨時寫入新的數(shù)據(jù)。RAM的缺點是數(shù)據(jù)易失，即一旦掉電，所存的數(shù)據(jù)全部丟失。（2）只讀記憶體（ROM）。其內(nèi)容只能讀出不能寫入。存儲的數(shù)據(jù)不會因斷電而消失，即具有非易失性。記憶體的容量：記憶體的容量=字長（n）×字?jǐn)?shù)（m）一．

RAM的基本結(jié)構(gòu)

由存儲矩陣、地址解碼器、讀寫控制器、輸入/輸出控制、片選控制等幾部分組成。8.2隨機(jī)存取記憶體（RAM）

1.存儲矩陣圖中，1024個字排列成32×32的矩陣。為了存取方便，給它們編上號。32行編號為X0、X1、…、X31，32列編號為Y0、Y1、…、Y31。這樣每一個存儲單元都有了一個固定的編號，稱為地址。

2．地址解碼器——將寄存器地址所對應(yīng)的二進(jìn)位數(shù)譯成有效的行選信號和列選信號，從而選中該存儲單元。

採用雙解碼結(jié)構(gòu)。行地址解碼器：5輸入32輸出，輸入為A0、A1、…、A4，輸出為X0、X1、…、X31；

列地址解碼器：5輸入32輸出，輸入為A5、A6、…、A9，輸出為Y0、Y1、…、Y31，這樣共有10條地址線。例如，輸入地址碼A9A8A7A6A5A4A3A2A1A0=0000000001，則行選線

X1＝1、列選線Y0＝1，選中第X1行第Y0列的那個存儲單元。3．RAM的存儲單元例.六管NMOS靜態(tài)存儲單元

4.片選及輸入/輸出控制電路

當(dāng)選片信號CS＝1時，G5、G4輸出為0，三態(tài)門G1、G2、G3均處於高阻狀態(tài)，輸入/輸出（I/O）端與記憶體內(nèi)部完全隔離，記憶體禁止讀/寫操作，即不工作；

當(dāng)CS＝0時，晶片被選通：當(dāng)＝1時，G5輸出高電平，G3被打開，於是被選中的單元所存儲的數(shù)據(jù)出現(xiàn)在I/O端，記憶體執(zhí)行讀操作；

當(dāng)＝0時，G4輸出高電平，G1、G2被打開，此時加在I/O端的數(shù)據(jù)以互補(bǔ)的形式出現(xiàn)在內(nèi)部數(shù)據(jù)線上，記憶體執(zhí)行寫操作。

二.RAM的工作時序（以寫入過程為例）讀出操作過程如下：（1）欲寫入單元的地址加到記憶體的地址輸入端；（2）加入有效的選片信號CS；（3）將待寫入的數(shù)據(jù)加到數(shù)據(jù)輸入端。（3）在線上加低電平，進(jìn)入寫工作狀態(tài)；（4）讓選片信號CS無效，I/O端呈高阻態(tài)。三．RAM的容量擴(kuò)展1．位擴(kuò)展用8片1024（1K）×1位RAM構(gòu)成的1024×8位RAM系統(tǒng)。2．字?jǐn)U展用8片1K×8位RAM構(gòu)成的8K×8位RAM。RAM的晶片簡介(6116)6116為2K×8位靜態(tài)CMOSRAM晶片引腳排列圖：A0～A10是地址碼輸入端，D0～D7是數(shù)據(jù)輸出端，是選片端，是輸出使能端，是寫入控制端。（2）一次性可編程ROM（PROM）。出廠時，存儲內(nèi)容全為1（或全為0），用戶可根據(jù)自己的需要編程，但只能編程一次。8.3只讀記憶體(ROM)

一．ROM的分類按照數(shù)據(jù)寫入方式特點不同，ROM可分為以下幾種：（1）固定ROM。廠家把數(shù)據(jù)寫入記憶體中，用戶無法進(jìn)行任何修改。（3）光可擦除可編程ROM（EPROM）。採用浮柵技術(shù)生產(chǎn)的可編程記憶體。其內(nèi)容可通過紫外線照射而被擦除，可多次編程。（5）快閃記憶體（FlashMemory）。也是採用浮柵型MOS管，記憶體中數(shù)據(jù)的擦除和寫入是分開進(jìn)行的，數(shù)據(jù)寫入方式與EPROM相同，一般一只晶片可以擦除/寫入100次以上。（4）電可擦除可編程ROM（E2PROM）。也是採用浮柵技術(shù)生產(chǎn)的可編程ROM，但是構(gòu)成其存儲單元的是隧道MOS管，是用電擦除，並且擦除的速度要快的多（一般為毫秒數(shù)量級）。E2PROM的電擦除過程就是改寫過程，它具有ROM的非易失性，又具備類似RAM的功能，可以隨時改寫（可重複擦寫1萬次以上）。二．ROM的結(jié)構(gòu)及工作原理1. ROM的內(nèi)部結(jié)構(gòu)由地址解碼器和存儲矩陣組成。2.ROM的基本工作原理：由地址解碼器和或門存儲矩陣組成。例：存儲容量為4×4的ROM二極體固定ROM舉例（1）電路組成：由二極體與門和或門構(gòu)成。與門陣列組成解碼器，或門陣列構(gòu)成存儲陣列。（2）輸出信號運算式與門陣列輸出運算式：（3）ROM存儲內(nèi)容的真值表或門陣列輸出運算式：1.作函數(shù)運算表電路【例7.2—1】試用ROM構(gòu)成能實現(xiàn)函數(shù)y=x2的運算表電路，x的取值範(fàn)圍為0～15的正整數(shù)。三．ROM的應(yīng)用【解】（1）分析要求、設(shè)定變數(shù)引數(shù)x的取值範(fàn)圍為0～15的正整數(shù)，對應(yīng)的4位二進(jìn)位正整數(shù)，用B=B3B2B1B0表示。根據(jù)y=x2的運算關(guān)係，可求出y的最大值是152＝225，可以用8位二進(jìn)位數(shù)Y=Y7Y6Y5Y4Y3Y2Y1Y0表示。（2）列真值表—函數(shù)運算表Y7=m12+m13+m14+m15（3）寫標(biāo)準(zhǔn)與或運算式Y(jié)4=m4+m5+m7+m9+m11+m12Y6=m8+m9+m10+m11+m14+m15Y5=m6+m7+m10+m11+m13+m15Y3=m3+m5+m11+m13Y1=0Y2=m2+m6+m10+m14(4)畫ROM存儲矩陣結(jié)點連接圖為做圖方便，我們將ROM矩陣中的二極體用節(jié)點表示。Y0=m1+m3+m5+m7+m9+m11+m13+m15【解】（1）寫出各函數(shù)的標(biāo)準(zhǔn)與或運算式：按A、B、C、D順序排列變數(shù)，將Y1、Y2、Y4擴(kuò)展成為四變數(shù)邏輯函數(shù)。2.實現(xiàn)任意組合邏輯函數(shù)【例7.2—2】試用ROM實現(xiàn)下列函數(shù)：（2）選用16×4位ROM，畫存儲矩陣連線圖：四．EPROM舉例——2764五.ROM容量的擴(kuò)展（1）字長的擴(kuò)展（位擴(kuò)展）現(xiàn)有型號的EPROM，輸出多為8位。下圖是將兩片2764擴(kuò)展成8k×16位EPROM的連線圖。用8片2764擴(kuò)展成64k×8位的EPROM：（2）字?jǐn)?shù)擴(kuò)展（地址碼擴(kuò)展）小結(jié)2．RAM是一種時序邏輯電路，具有記憶功能。其存儲的數(shù)據(jù)隨電源斷電而消失，因此是一種易失性的讀寫記憶體。它包含有SRAM和DRAM兩種類型，前者用觸發(fā)器記憶數(shù)據(jù)，後者靠MOS管柵極電容存儲數(shù)據(jù)。因此，在不停電的情況下，SRAM的數(shù)據(jù)可以長久保持，而DRAM則必需定期刷新。1．半導(dǎo)體記憶體是現(xiàn)代數(shù)字系統(tǒng)特別是電腦系統(tǒng)中的重要組成部件，它可分為RAM和ROM兩大類。3．ROM是一種非易失性的記憶體，它存儲的是固定數(shù)據(jù)，一般只能被讀出。根據(jù)數(shù)據(jù)寫入方式的不同，ROM又可分成固定ROM和可編程ROM。後者又可細(xì)分為PROM、EPROM、E2PROM和快閃記憶體等，特別是E2ROM和快閃記憶體可以進(jìn)行電擦寫，已兼有了RAM的特性。4．從邏輯電路構(gòu)成的角度看，ROM是由與門陣列（地址解碼器）和或門陣列（存儲矩陣）構(gòu)成的組合邏輯電路。ROM的輸出是輸入最小項的組合。因此採用ROM構(gòu)成各種邏輯函數(shù)不需化簡，這給邏輯設(shè)計帶來很大方便。隨著大規(guī)模積體電路成本的不斷下降，利用ROM構(gòu)成各種組合、時序電路，愈來愈具有吸引力。第9章數(shù)模變換器（DAC）、模數(shù)變換器（ADC）

9.1D/A變換器

9.2A/D變換器

9.3電腦數(shù)據(jù)採集簡介引言模擬信號

數(shù)字信號：

A/D轉(zhuǎn)換器(ADC－AnalogDigitalConverter)數(shù)字信號

模擬信號：

D/A轉(zhuǎn)換器(DAC－DigitalAnalogConverter)引言(續(xù)):A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器的應(yīng)用放大器感測器(溫度、壓力、流量、應(yīng)力等）採樣/保持器A/D電腦顯示器D/A示波器印表機(jī)電腦進(jìn)行各種數(shù)字處理（如濾波、計算）、數(shù)據(jù)保存、列印等顯示器顯示字元、曲線、圖形、圖象等9.1D/A轉(zhuǎn)換器(1)D/A功能:將數(shù)字量成正比地轉(zhuǎn)換成模擬量D/An=4位8位10位12位16位n位數(shù)字量模擬量0~5V或0~10V9.1.1D/A轉(zhuǎn)換器原理

D/A功能(續(xù))4位數(shù)據(jù):00000V11115V解析度:5V/15=0.333V/每1個最低有效位8位數(shù)據(jù):000000000V111111115V解析度:5V/255=0.0196V/每1個最低有效位(2)D/A的組成由三部分電路組成

電阻網(wǎng)路

模擬電子開關(guān)

求和運算放大器D/A的組成(續(xù))輸入4位二進(jìn)位數(shù)輸出模擬電壓S0~S3:模擬電子開關(guān)D=0,S倒向地D=1,S倒向VREF電阻網(wǎng)路求和運算放大器VREF2R2R2R2R2RRRR2RS0S1S2S3精密參考電壓D0D1D2D3++-3R3R/2UOVREF2R2R2R2R2RRRRS0S1S2S3D0D1D2D32R++-3R3R/2UO當(dāng)D3D2D1D0=0000時,S3S2S1S0都倒向地UO=0V(3)D/A轉(zhuǎn)換原理當(dāng)D3D2D1D0=0000時UO3R2R++-3R/2R等效電路3R0000AV=-1VREF2R2R2R2R2RRRRS0S1S2S3D0D1D2D32R++-3R3R/2UOD/A轉(zhuǎn)換原理(續(xù))當(dāng)D3D2D1D0=1000時,S2S1S0都倒向地，S3倒向VREFUO3R++-3R/2等效電路2R2RVREF2RRVREF/2UO=-VREF/2當(dāng)D3D2D1D0=1000時0001AV=-13RVREF2R2R2R2R2RRRRS0S1S2S3D0D1D2D32R++-3R3R/2UOD/A轉(zhuǎn)換原理(續(xù))當(dāng)D3D2D1D0=0100時,S3S1S0都倒向地S2倒向VREF當(dāng)D3D2D1D0=0100時UO=-VREF/4UO3R++-3R/2等效電路2RRVREF2R2R2R3RVREF/40010AV=-1D/A轉(zhuǎn)換原理(續(xù))VREF2R2R2R2R2RRRRS0S1S2S3D0D1D2D32R++-3R3R/2UO同理可推導(dǎo)，當(dāng)D3D2D1D0=0010時，UO=–VREF/8

當(dāng)D3D2D1D0=0001時，UO=–VREF/16D/A轉(zhuǎn)換原理(續(xù))D3D2D1D0=1000時，UO=–VREF/2=–D3VREF/21D3D2D1D0=0100時，UO=–VREF/4=–D2VREF/22D3D2D1D0=0010時，UO=–VREF/8=–D1VREF/23D3D2D1D0=0001時，UO=–VREF/16=–D0VREF/24根據(jù)疊加原理:UO=–(D3VREF/21+

D2VREF/22+

D1VREF/23+

D0VREF/24)=–(D3/21+

D2/22+

D1/23+

D0/24)VREF

=

–(VREF/24)

(23D3

+

22D2+

21D1

+

20D0)UO=

–(VREF/24)

(23D3

+

22D2+

21D1

+

20D0)D/A轉(zhuǎn)換原理(續(xù))此式表明:D/A電路輸出模擬電壓UO與輸入的數(shù)字量D3D2D1D0成正比9.1.28位D/A轉(zhuǎn)換器電路框圖8D鎖存器求和電路電阻網(wǎng)路電子開關(guān)UOD7-D0CPVREF9.2A/D轉(zhuǎn)換器(1)A/D功能:將模擬電壓成正比地轉(zhuǎn)換成數(shù)字量A/DUI輸入模擬電壓D7~D0輸出數(shù)字量0~5V00000000~11111111解析度:5V/255=0.0196V/每1個最低有效位9.2.1A/D功能及分類(2)A/D轉(zhuǎn)換器分類①並聯(lián)比較型

特點:轉(zhuǎn)換速度快,轉(zhuǎn)換時間10ns~1

s②逐次逼近型

特點:轉(zhuǎn)換速度中,轉(zhuǎn)換時間幾

s~100

s③雙積分型

特點:轉(zhuǎn)換速度慢,轉(zhuǎn)換時間幾百

s~幾ms根據(jù)內(nèi)部電路不同,分為以下三類:9.2.2並聯(lián)比較型A/D轉(zhuǎn)換器（三位）原理DQDQDQDQDQDQDQ7VR/86VR/85VR/84VR/83VR/82VR/8VR/8VRRRRRRRRRUIUI

6VR/8時，輸出=1UI

7VR/8時，輸出=1UI

7VR/8時，輸出=0UI

6VR/8時，輸出=0電壓比較器D鎖存器編碼器QBQAQGQFQEQCQDD2D1D0輸入模擬電壓精密參考電壓精密電阻網(wǎng)路（23個電阻）輸出數(shù)字量CPUI

VR/8時，輸出=1UI

VR/8時，輸出=0並聯(lián)比較型A/D轉(zhuǎn)換器中的編碼器真值表UIQAQBQCQDQEQFQGD2D1D06VR/8

>UI>5VR/8

00111111015VR/8

>UI>4VR/8

00011111007VR/8

>UI>6VR/8

0111111110VR>UI>7VR/8

1111