集成電路高溫動態(tài)老化系統(tǒng)產(chǎn)品詳情符合標準：GJB548（等同MIL-STD-883）、GJB597（等同MIL-M-38510）適用范圍：適用于對各種數(shù)字、模擬、數(shù)?；旌霞呻娐泛蚐OC電路、微處理器、存儲器等微電子電路進行高溫動態(tài)老化試驗。工作特性：一板一區(qū)工作方式，最多可同時進行16種規(guī)格、批次的器件進行篩選試驗，適應多品種、小批量。?超溫報警裝置，確保溫度條件安全施加。?可檢測各組電源工作情況及試驗箱溫度并描繪其與時間相關的曲線。?軟件全編輯信號產(chǎn)生方式，可滿足包括存儲器在內(nèi)的多種集成電路器件的動態(tài)老化要求。?集成的用戶軟件包基于WINDOWS平臺開發(fā)，功能完備并有良好的可擴展性。主從式RS485全雙工高速串行通訊接口，遠距離通訊能力強，數(shù)據(jù)傳輸安全可靠。?試驗容量和系統(tǒng)分區(qū)可根據(jù)實際情況另行配置。試驗箱可選擇兩個小型試驗箱，每個試驗箱裝8塊老化板，可同時進行兩個溫度條件的試驗?？商峁Ｓ谜{(diào)式臺，具備獨立的DUT試運行接口和維修接口，方便試驗前或試驗中對DUT和老化板進行試驗狀態(tài)檢查。電子電路進行高溫動態(tài)老化試驗。技術(shù)性能：型號ELEA-VELEH-V系統(tǒng)分區(qū)16區(qū)（標準）試驗容量208X16（以DIP14計）/試驗溫度最高150°C數(shù)字信號路數(shù)每板64路每板8路數(shù)字信號每路可獨立編輯信號的數(shù)據(jù)、地址、控制、三態(tài)特性；信號最高頻率：2MHz；最小編程分辨率100ns，最小編程步長100ns；編程深度256k；信號幅度程控范圍：2.0V?18.0V；最大尋址深度：64G；數(shù)字信號可采用直接輸入、字符輸入、程序輸入三種方法編程；模擬信號多路多種類模擬信號發(fā)生單元及驅(qū)動電路，最高頻率可達1MHz;最大驅(qū)動電流：1A;信號幅度Vpp20V；直流偏移量：0?1/2Vpp；試驗狀態(tài)監(jiān)測64路信號示波監(jiān)測接口；寬范圍數(shù)字、模擬信號頻率自動測試、記錄；二級電源電壓監(jiān)測；二級電源電流、信號峰值監(jiān)測（可選）通訊速率500K二級電源可程控VCC、VMUX、VEE；輸出能力：2V?18V/10A；具備灌電流能力；2組正電源：VCC1（+2V~+36V）、VCC2（+2V~+36V）；2組負電源：VEE1（-2V~-36V）、VEE2（-2V~-36V）；電流為最大10A；具有過流、過壓及過熱保護功能；電源要求輸入：AC380V,50Hz,三相（220V單相可選）；整機功率：8kW以下整機功率：12kW以下重 量約500kg外形尺寸 （寬X高1313mmX1950mmX1350mm

摘要：在數(shù)／?；旌霞呻娐吩O計中電壓基準是重要的模塊之一。針對傳統(tǒng)電路產(chǎn)生的基準電壓易受電源電壓和溫度影響的缺點，提出一種新的設計方案，電路中不使用雙極晶體管，利用PMOS和NMOS的閾值電壓產(chǎn)生兩個獨立于電源電壓和晶體管遷移率的負溫度系數(shù)電壓，通過將其相減抵消溫度系數(shù)，從而得到任意大小的零溫度系數(shù)基準電壓值。該設計方案基于某公司0.5MmCMOS工藝設計，經(jīng)HSpice仿真驗證表明，各項指標均已達到設計要求。電壓基準是混合信號電路設計中一個非常重要的組成單元，它廣泛應用于振蕩器、鎖相環(huán)、穩(wěn)壓器、ADC，DAC等電路中。產(chǎn)生基準的目的是建立一個與工藝和電源電壓無關、不隨溫度變化的直流電壓。目前最常見的實現(xiàn)方式是帶隙(Bandgap)電壓基準，它是利用一個正溫度系數(shù)電壓與一個負溫度系數(shù)電壓加權(quán)求和來獲得零溫度系數(shù)的基準電壓。但是，在這種設計中，由于正溫度系數(shù)的電壓一般都是通過晶體管的be結(jié)壓差得到的，負溫度系數(shù)電壓則直接利用晶體管的be結(jié)電壓。由于晶體管固有的溫度特性使其具有以下局限性：CMOS工藝中對寄生晶體管的參數(shù)描述不十分明確；寄生晶體管基極接地的接法使其只能輸出固定的電壓；在整個溫度區(qū)間內(nèi)，由于Vbe和溫度的非線性關系，當需要輸出精確的基準電壓時要進行相應的曲率補償。為了解決這些問題，提出一種基于CMOS閾值電壓的基準設計方案。它巧妙利用PMOS和NMOS閾值電壓的溫度特性，合成產(chǎn)生與溫度無關的電壓基準，整個電路不使用雙極晶體管，克服了非線性的溫度因子，并能產(chǎn)生任意大小的基準電壓值。1傳統(tǒng)帶隙電壓基準電路圖1為典型帶隙基準的原理示意圖。aA圖1為典型帶隙基準的原理示意圖。aAOb圖1典型帶隙基準原理示意匚假設R1=R2，根據(jù)運算放大器兩輸入端電壓相等的原則，可以得到Va=Vb,又Vbe1-Vbe2=VTInn,因此輸出電壓為：vou,=Vhc?-I-峰嚴局+出)=U+已山和(1+&/凡) (D故：aV^/3T=dV^/dT+\n譏1+R2/R^dVT/aTVbe在室溫下的溫度系數(shù)約為-2.0mV/K,而熱電壓、VT在室溫下的溫度系數(shù)約為0.085mV/K。合理設置R2,R3和n的值，可以得到零溫度系數(shù)的基準電壓。但是，由于前述有關晶體管溫度特性的缺陷，使得實際設計中會存在很多困難。鑒于此，將對傳統(tǒng)帶隙基準進行改進，基于MOS閾值電壓設計一款零溫度系數(shù)的基準電路。2新型電壓基準電路2.1MOS器件的溫度特性對長溝道MOS器件而言，其工作區(qū)域可劃分為飽和區(qū)和線性區(qū)。飽和區(qū)的工作電流為：Idi= (3)線性區(qū)的工作電流為：6=MmC葉(W/Z)[(V7鞋一V7ts)—/2J(4)式中：COX為單位面積的柵電容；pN為電子的遷移率；W，L為柵的寬和長；VTN為NMOS的閾值電壓。在式(3)和式(4)中，有兩項與溫度相關的參數(shù)：閾值電壓VTN以及遷移率pN。閾值電壓與溫度關系式為：2丁〔丁亦2)=耽丁(丁NOM)+(心十詈""町(窓…1)式中：VT(TNOM)是標稱溫度下的閾值電壓；KT1是閾值電壓的溫度系數(shù)；KT1I是閾值電壓的溝道調(diào)制系數(shù)；KT2是閾值電壓的襯偏系數(shù)。從該式可以看出，閾值電壓和溫度呈線性關系。相反，遷移率盧N與溫度呈非線性的函數(shù)關系，表達式為：式中：pN(TNOM)為標稱溫度下的遷移率；Ute為pN的溫度系數(shù)，典型值一般在-2.0?-1?5之間。由于遷移率弘N是溫度的非線性函數(shù)，所以很難利用MOS特性產(chǎn)生精確的基準電壓。一種方法是利用晶體管產(chǎn)生PTAT電壓進行補償。但是，PTAT電壓恒定的溫度系數(shù)使得基準電壓只能在一個固定的溫度點

上產(chǎn)生零溫度系數(shù)的基準電壓。因此，在該設計中，為了克服遷移率非線性的影響，通過兩個分別與PMOS和NMOS閾值電壓成正比的電壓相減而進行抵消。2．2設計原理圖2為該基準電路的設計原理圖。i圖i圖2電壓基準設計原理圖如圖2所示，首先產(chǎn)生兩路分別與PMOS和NMOS閾值電壓成正比的電壓VP和VN,通過設置合理的系數(shù)K1,K2,使得兩者的溫度系數(shù)相抵消，從而得到低溫度系數(shù)或零溫度系數(shù)的基準電壓。產(chǎn)生的基準電壓表達式如式(7)所示：J=K］叭十瓦￥游 <7)并且該電壓值可以根據(jù)要求進行設置。圖3為該設計原理的模塊示意圖。模塊1為電壓VP的產(chǎn)生電路；模塊2為電壓VN的產(chǎn)生電路；VP與VN再通過模塊3所示的減法器電路進行相減,使得兩者的溫度系數(shù)相抵消,從而得到零溫度系數(shù)的基準電壓Vref。

2.3基于PMOS閾值電壓產(chǎn)生VP電路設計如圖3中模塊1所示，VP是由PMOS管MP1,MP2產(chǎn)生的一個隨溫度變化的線性電壓。運放A1使MP2的漏極電壓等于Va,通過適當調(diào)整R1和R2阻值，使得MP1工作在飽和區(qū)，MP2工作在線性區(qū)。電路中MP1與MP2形成正反饋，而R1與R2形成負反饋，且負反饋的作用大于正反饋。可以看出，在產(chǎn)生線性電壓VP的過程中，當VP為0時，流過MP1,MP2電流為0,即存在一個零點。所以增加MOS管MP3作為啟動管,通過給MP3的源端提供一個啟動電壓VST1來使其脫離零點,進入正常工作。當VP=0V時，MP3導通，并向MP1灌人電流，使得MP1的源極電壓升高，從而運放A1開始工作。當正常工作后，MP3關斷，降低功耗。由于啟動電壓VST1并沒有精確的要求，所以可以直接從輸入電壓分壓得到。從圖3中模塊1中分析可以得到，經(jīng)過MP1,MP2的電流分別為：

二*鬥丄冶(匕一尸(8)J叫=^rCujw7L)P,C(Vp-|Vtp!)(Vp-vj-(VP-K)V21(10)(11)假設運放入不存在失調(diào)次!h比=島齊(10)(11)ImPi—!沁卩；由式G)?式(11)可以得到：1-^(1十百〉” 1—5(】+卩1)+(1—。1〉J'+0】甘瓚1-^(1十百〉式中=從結(jié)果可以看到，遷移率un對電壓Vp的影響已經(jīng)被消除；Vp是Vtp的線性函數(shù)，并且VP/VTP僅由MP1,MP2的寬長比和R1,R2的阻值決定。根據(jù)式(5)中VT和溫度之間的線性關系可得，VP也是隨溫度線性變化的電壓值。圖4所示的是HSpice的仿真波形，從圖中可以看出，當溫度從-40°C變化到125°C時，VP隨溫度線形變化。647-0864208647586420647-08642086475864203鼻$3222221I11—0000Z2.ZzZ22.2工N2.￡zzZ￡2.￡-40 -20 0 20 40 60KOUK>120ire圖4電壓Up隨溫度的變化曲線2.4基于NMOS閾值電壓產(chǎn)生VN電路設計如圖3中模塊2所示，VN是由MN1,MN2產(chǎn)生的一個隨溫度變化的線性電壓。與VP產(chǎn)生電路不同的是，通過合理設置R3,R4的值，使得MN1與MN2都工作在飽和區(qū)。MP4為啟動管，它使得電路盡快擺脫零點進入正常工作，然后自行關閉。經(jīng)過MN1和MN2的電流分別為：=寺尸wGx(W)L)—V)2 (13)式中：VTN為MN2的閾值電壓；VTNo為Vsb=0的閾值電壓。同樣暫時假設運放A2不存在失調(diào)，貝V：由式(17)可知，VN僅為閾值電壓的函數(shù)，并且，忽略體效應對VN的影響，VN仍然可以看作是溫度的線形函數(shù)。圖5所示的是HSpice的仿真驗證波形，同樣，從圖中可以看到，當溫度從-40°C變化到125°C時，VN亦隨溫度線形變化。

2．5減法器電路設計從式(12)、式(17)可以看出，VP與VN均為負溫度系數(shù)，所以可以通過VP與VN相減得到一個近似零溫度系數(shù)的基準電壓。減法器的電路設計如圖3中模塊3所示。從圖中可以得到，減法器的傳輸函數(shù)為TOC\o"1-5"\h\z5=(1+R7/I^+R7/R.)Vp- =(礙/出)](1+礙/鳳+鳳/&)叭一*] (18)那么’隠如=(尺"忌兀0+尺5/鳳IR-/R?)3Vp/JT—aVw/aT2 CT9)通過合理設置(1+R5/R6+R5/R7)可以抵消VP與VN的溫度系數(shù)，而R7/R5可以用來設置設計者需要的基準電壓值?？梢?，通過這種方式設計的基準電壓不一定是一個固定的1.25V電壓，而是可以通過調(diào)整R7和R5的阻值來達到設計者需要的基準電壓。2．6運放設計為了提高基準電路的特性，設計電路中的運放A1,A2,A3均采用折疊式的共源共柵結(jié)構(gòu)，具有很高的電壓增益與寬的線性區(qū)間，保證了較高的基準精度與較大的調(diào)整空間，電路結(jié)構(gòu)如圖6所示。在輸出端采用一個：PMOS源跟隨器M14以提高運放的輸出擺幅。經(jīng)HSpice仿真驗證，該運放開環(huán)增益105dB,CMRR和PSRR均在150dB以上，保證了較好的電源特性和共模特性，仿真波形如圖7所示。7開環(huán)增益特性ap'-,臨飪Df由于工藝及實際生產(chǎn)中存在偏差例，原來的式(10)7開環(huán)增益特性ap'-,臨飪Df由于工藝及實際生產(chǎn)中存在偏差例，原來的式(10)與式(12)變?yōu)椋哼\放通常會受到輸入"失調(diào)"的影響。假設失調(diào)電壓為Vos，以A1為因為VOS1《VTP，所以含有VOS1的多項式的值也很小，其對于VP的影響也小。同理對A2,A3,式(17)，式(18)變?yōu)椋和瑯樱捎赩OS2《VTN，VOS3《VP，所以A2,A3的失調(diào)電壓對于VN和Vref的影響也很小，并且，其對于Vref的作用還可以通過R7／R5來補償。3電路設計基于上面分析，該電路基于某公司0.5pm工藝設計，表1所示的是圖3中部分器件的設計參數(shù)。?1設計電路的部分器件設計搟數(shù)器件寬/pm器件2.463mp￡2,424120'MNi53.6120MN，6S4.S60閃124r5Ri為了減小運放的失調(diào)電壓，MP1,MP2對和MN1,MN2對均采用相同的寬度以確保較好的匹配性。另外，由式(11)、式(16)分析可以看出，閾值電壓也需要一定的匹配，因此設計中使用一些大尺寸的器件，