任務(wù)3.1之組合邏輯電路的分析組合邏輯電路的分析方法目錄組合邏輯電路分析舉例組合邏輯電路的分析1、組合邏輯電路分析的概念組合電路分析是指：已知邏輯電路圖，通過一系列的步驟，最終確定該組合電路的邏輯功能。組合邏輯電路的分析2、組合電路的一般分析步驟為：

(1)由邏輯圖寫出邏輯表達(dá)式；(2)變換化簡(jiǎn)邏輯表達(dá)式，求出最簡(jiǎn)與或表達(dá)式；(3)由表達(dá)式列出真值表；(4)觀察真值表，歸納總結(jié)，找出電路的邏輯功能。組合邏輯電路的分析3、組合電路的分析過程

組合邏輯電路分析舉例例1：分析下圖所示邏輯電路的功能。解：(1)寫出邏輯表達(dá)式為：

(2)進(jìn)行邏輯變換并變換化簡(jiǎn)：

組合邏輯電路分析舉例(3)列出真值表(4)由真值表可以確定該邏輯電路實(shí)現(xiàn)的是異或功能，可直接用一個(gè)異或門來代替。例1：分析下圖所示邏輯電路的功能。組合邏輯電路分析舉例例2：分析下圖所示邏輯電路的功能解：(1)寫出輸出邏輯函數(shù)表達(dá)式并變換。

組合邏輯電路分析舉例(2)列出真值表。例2：分析下圖所示邏輯電路的功能組合邏輯電路分析舉例

(3)邏輯功能分析由真值表可見，當(dāng)三個(gè)輸入變量A、B、C中有一個(gè)為1或三個(gè)同時(shí)為1時(shí)，輸出Y1=1，而當(dāng)三個(gè)變量中有兩個(gè)或兩個(gè)以上同時(shí)為1時(shí)，輸出Y2=1，它正好實(shí)現(xiàn)了A、B、C三個(gè)一位二進(jìn)制數(shù)的加法運(yùn)算功能，這種電路稱為一位全加器。其中，A、B分別為兩個(gè)一位二進(jìn)制數(shù)相加的被加數(shù)、加數(shù)，C為低位向本位的進(jìn)位，Y1為本位和，Y2是本位向高位的進(jìn)位。例2：分析下圖所示邏輯電路的功能小結(jié)分析步驟：邏輯圖——表達(dá)式——真值表——功能的判斷多練習(xí)以熟練掌握分析方法習(xí)題:試分析下圖所示電路的邏輯功能。

任務(wù)3.1組合邏輯電路的分析與設(shè)計(jì)任務(wù)3.1.1組合邏輯電路概述任務(wù)3.1.2組合邏輯電路的分析任務(wù)3.1.3組合邏輯電路的設(shè)計(jì)目錄任務(wù)1.3.1組合邏輯電路概述

一、組合邏輯電路概念二、組合邏輯電路的特點(diǎn)二、組合邏輯電路的常用單元掌握組合邏輯電路概述

邏輯電路組合邏輯電路時(shí)序邏輯電路功能：輸出只取決于當(dāng)前的輸入。組成：門電路，不存在記憶元件。功能：輸出取決于當(dāng)前的輸入和原來的狀態(tài)。組成：組合電路、記憶元件。組合電路的研究?jī)?nèi)容：分析：設(shè)計(jì)：給定邏輯圖得到邏輯功能分析給定邏輯功能畫出邏輯圖設(shè)計(jì)在任一時(shí)刻，如果邏輯電路的輸出狀態(tài)只取決于當(dāng)前輸入各狀態(tài)的組合，而與電路原來的狀態(tài)無關(guān)，則稱該電路為組合邏輯電路，簡(jiǎn)稱組合電路。一、組合邏輯的電路概念圖3.1組合邏輯電路的一般框圖1、從功能上看，輸出信號(hào)只取決于當(dāng)前的輸入信號(hào)組合，與電路前一時(shí)刻的狀態(tài)無關(guān)。當(dāng)然，輸出信號(hào)現(xiàn)在的狀態(tài)也無法對(duì)輸出信號(hào)下一個(gè)新狀態(tài)產(chǎn)生任何影響。即組合電路不具備存儲(chǔ)和記憶功能。二、組合邏輯的特點(diǎn)2、從電路結(jié)構(gòu)上看，電路由邏輯門組成，只有輸入到輸出正向通路，無輸出到輸入的反饋通路。由于組合邏輯電路在數(shù)字電路領(lǐng)域的重要性，早已形成了很多組合電路的典型單元，它們或以MSI的形式活躍在電子市場(chǎng)上，或作為VLSI中的組成單元出現(xiàn)在各種電路系統(tǒng)中。三、組合邏輯的常用單元無記憶的組合電路加法器編碼器譯碼器比較器數(shù)據(jù)選擇器基本門電路本課小結(jié)：組合邏輯電路概念組合邏輯電路的特點(diǎn)組合邏輯電路常用單元010203任務(wù)3.1組合邏輯電路的設(shè)計(jì)組合邏輯電路設(shè)計(jì)例題目錄組合邏輯電路的設(shè)計(jì)組合邏輯電路的設(shè)計(jì)1、組合邏輯電路設(shè)計(jì)的概念電路設(shè)計(jì)的目的在于根據(jù)所要求的邏輯功能，求解滿足此功能的邏輯電路。組合邏輯電路的設(shè)計(jì)2、組合電路設(shè)計(jì)的一般步驟(1)邏輯變量的定義和賦值。(2)根據(jù)實(shí)際功能需求和上一步的變量定義賦值，列出真值表。(3)寫表達(dá)式并用卡諾圖法或邏輯代數(shù)法進(jìn)行化簡(jiǎn)，求出最簡(jiǎn)邏輯表達(dá)式。(4)按照最簡(jiǎn)邏輯表達(dá)式，畫出相應(yīng)的邏輯圖。組合邏輯電路的設(shè)計(jì)3、組合電路的一般設(shè)計(jì)過程組合邏輯電路設(shè)計(jì)例題1某車間有黃、紅兩個(gè)故障指示燈，用來表示三臺(tái)設(shè)備的工作情況。當(dāng)一臺(tái)設(shè)備有故障時(shí)黃燈亮；若兩臺(tái)設(shè)備同時(shí)產(chǎn)生故障，紅燈亮；當(dāng)三臺(tái)設(shè)備全都有故障，黃燈、紅燈同時(shí)亮。試設(shè)計(jì)一個(gè)組合邏輯電路來完成此功能。解：(1)邏輯變量定義與賦值設(shè)A、B、C分別為三臺(tái)設(shè)備的故障信號(hào)，正常工作時(shí)為0，有故障時(shí)為1；Y表示黃燈，F(xiàn)表示紅燈，燈亮為1，燈滅為0。(2)列出真值表。組合邏輯電路設(shè)計(jì)例題1某車間有黃、紅兩個(gè)故障指示燈，用來表示三臺(tái)設(shè)備的工作情況。當(dāng)只有一臺(tái)設(shè)備有故障時(shí)黃燈亮；若有兩臺(tái)設(shè)備同時(shí)產(chǎn)生故障時(shí)，紅燈亮；三臺(tái)設(shè)備有故障時(shí)，黃燈、紅燈都亮。試設(shè)計(jì)一個(gè)邏功電路來完成此功能。(3)變換和化簡(jiǎn)邏輯函數(shù)。(4)根據(jù)表達(dá)式畫出邏輯圖組合邏輯電路設(shè)計(jì)例題2用與非門設(shè)計(jì)一個(gè)表決電路。四個(gè)輸入端中，有3個(gè)或以上個(gè)“1”時(shí)輸出為“1”。解：(1)分析題意寫出真值表(2)用卡諾圖化簡(jiǎn)組合邏輯電路設(shè)計(jì)例題2用與非門設(shè)計(jì)一個(gè)表決電路。四個(gè)輸入端中，有3個(gè)或以上個(gè)“1”時(shí)輸出為“1”。(3)寫出邏輯表達(dá)式(4)用與非門構(gòu)成的邏輯電路如右圖所示小結(jié)組合邏輯電路分析和設(shè)計(jì)為互逆過程列真值表是設(shè)計(jì)電路的關(guān)鍵多練習(xí)以熟練掌握分析方法設(shè)計(jì)練習(xí)1.設(shè)計(jì)一個(gè)故障顯示控制線路，要求兩臺(tái)電機(jī)A和B同時(shí)有故障時(shí)，紅燈亮；一臺(tái)電機(jī)有故障時(shí)，黃燈亮；正常工作時(shí)，綠燈亮。設(shè)計(jì)練習(xí)2.設(shè)計(jì)一個(gè)路燈控制電路，要求在4個(gè)不同的地方都能獨(dú)立控制路燈的亮和滅。當(dāng)一個(gè)開關(guān)動(dòng)作后燈亮，別一個(gè)開關(guān)動(dòng)作后燈滅。設(shè)計(jì)一個(gè)能實(shí)現(xiàn)此要求的組合邏輯電路。設(shè)計(jì)練習(xí)3.某設(shè)備有開關(guān)A、B、C，要求：只有開關(guān)A接通的條件下，開關(guān)B才能接通；開關(guān)C只有在開關(guān)B接通的條件下才能接通。違反這一規(guī)程，則發(fā)出報(bào)警信號(hào)。設(shè)計(jì)一個(gè)由與非門組成的能實(shí)現(xiàn)這一功能的報(bào)警控制電路。任務(wù)3.2集成加法器74LS283的

仿真測(cè)試及功能擴(kuò)展74LS283的引腳圖74LS283的級(jí)聯(lián)擴(kuò)展例：用74LS283實(shí)現(xiàn)A+B。其中A=10110010,B=01111011.任務(wù)3.2數(shù)值比較器的認(rèn)知及應(yīng)用數(shù)值比較器的工作原理目錄數(shù)值比較器的概念典型數(shù)值比較器IC的認(rèn)知一、數(shù)值比較器的功能及原理1、數(shù)值比較器的概念

用來比較兩個(gè)n位二進(jìn)制數(shù)大小或是否相等的邏輯電路，稱為數(shù)值比較器。兩個(gè)n位二進(jìn)制數(shù)比較時(shí)，應(yīng)從高位到低位逐位進(jìn)行比較，高位數(shù)相等時(shí)，才能進(jìn)行低位數(shù)比較。當(dāng)比較到某一位數(shù)值不等時(shí)，其結(jié)果就是兩個(gè)n位二進(jìn)制數(shù)的比較結(jié)果。如果對(duì)兩個(gè)1位二進(jìn)制數(shù)A和B的數(shù)值比較時(shí)，有大于、小于和等于三種情況，分別用為L(zhǎng)、S、E表示，真值表如表所示：一、數(shù)值比較器的功能及原理二、典型集成數(shù)值比較器的功能認(rèn)知及基本應(yīng)用多位數(shù)值比較器比較原理：從最高位開始逐步向低位比較兩組相比較的4位二進(jìn)制數(shù)的輸入端級(jí)聯(lián)輸入端比較結(jié)果輸出端

74LS85四位數(shù)值比較器功能簡(jiǎn)圖74LS8574LS85的功能表74LS85四位數(shù)值比較器功能簡(jiǎn)圖二、典型集成數(shù)值比較器的功能認(rèn)知及基本應(yīng)用典型數(shù)值比較器的功能擴(kuò)展

4位比較器可直接用來比較兩個(gè)4位或小于4位的二進(jìn)制整數(shù)的大小。當(dāng)兩個(gè)待比較的數(shù)的位數(shù)超過4位時(shí)，往往要將多個(gè)比較器級(jí)聯(lián)使用。

例：用74LS85完成兩個(gè)7位二進(jìn)制數(shù)A和B的大小比較。

我們選用74LS85來完成設(shè)計(jì)，7位二進(jìn)制數(shù)的比較需要2片74LS85。規(guī)定其中一片負(fù)責(zé)A3到A0和B3到B0的比較，作為低位片；另一片負(fù)責(zé)A6到A4和B6到B4的比較，作為高位片。二、典型集成數(shù)值比較器的功能認(rèn)知及基本應(yīng)用二、典型集成數(shù)值比較器的功能認(rèn)知及基本應(yīng)用74LS85低位片74LS85高位片小結(jié)數(shù)值比較器：用以比較兩個(gè)數(shù)大小的電路數(shù)值比較器可分為一位數(shù)值比較器和多位數(shù)值比較器四位比較器可直接用來比較兩個(gè)四位或小于四位的二進(jìn)制整數(shù)的大小。當(dāng)兩個(gè)待比較的數(shù)的位數(shù)超過4位時(shí)，往往要將多個(gè)比較器級(jí)聯(lián)使用。任務(wù)3.2之集成數(shù)值比較器74LS85

的仿真測(cè)試及功能擴(kuò)展74LS85引腳圖74LS85是一種集成4位二進(jìn)制比較器。典型數(shù)值比較器的功能擴(kuò)展

4位比較器可直接用來比較兩個(gè)4位或小于4位的二進(jìn)制整數(shù)的大小。當(dāng)兩個(gè)待比較的數(shù)的位數(shù)超過4位時(shí)，往往要將多個(gè)比較器級(jí)聯(lián)使用。任務(wù)3.2加法器的認(rèn)知及應(yīng)用目錄加法器的基本認(rèn)識(shí)典型加法器的功能認(rèn)知及基本應(yīng)用一、加法器的基本認(rèn)識(shí)1、加法器的概念及分類加法器的基本功能是實(shí)現(xiàn)二進(jìn)制數(shù)的加法運(yùn)算。在數(shù)字系統(tǒng)中，加法器同時(shí)也是實(shí)現(xiàn)減、乘、除等算術(shù)運(yùn)算的基本單元。當(dāng)兩個(gè)二進(jìn)制數(shù)相加時(shí)，如果僅考慮參與運(yùn)算的兩個(gè)1位二進(jìn)制相加，不考慮來自低位的進(jìn)位時(shí)，稱這種加法運(yùn)算電路為半加器。如果在考慮兩個(gè)1位二進(jìn)制數(shù)相加時(shí)，還需要考慮來自低位進(jìn)位，這樣的加法運(yùn)算電路為全加器。2、半加器和全加器的認(rèn)知半加器是指僅考慮第i位的兩個(gè)二進(jìn)制數(shù)相加的“和”數(shù)及其向高位的進(jìn)位數(shù)，而不考慮來自低位（第i-1位）進(jìn)位數(shù)的運(yùn)算電路。加數(shù)本位的和向高位的進(jìn)位一、加法器的基本認(rèn)識(shí)2、半加器和全加器的認(rèn)知半加器是指僅考慮第i位的兩個(gè)二進(jìn)制數(shù)相加的“和”數(shù)及其向高位的進(jìn)位數(shù)，而不考慮來自低位（第i-1位）進(jìn)位數(shù)的運(yùn)算電路。加數(shù)本位的和向高位的進(jìn)位一、加法器的基本認(rèn)識(shí)邏輯電路圖邏輯符號(hào)全加器全加是指兩個(gè)多位二進(jìn)制數(shù)相加時(shí)，第i位的被加數(shù)Ai和加數(shù)Bi及來自相鄰低位的進(jìn)位數(shù)Ci-1三者相加，結(jié)果與半加一樣，得到本位和Si及向相鄰高位的進(jìn)位數(shù)Ci。實(shí)現(xiàn)上述功能的運(yùn)算電路稱為全加器。一、加法器的基本認(rèn)識(shí)全加器最簡(jiǎn)表達(dá)式邏輯電路圖邏輯符號(hào)全加器真值表一、加法器的基本認(rèn)識(shí)1、串行進(jìn)位加法器四位串行加法器的例子如圖所示，低位全加器進(jìn)位輸出端CO依次和相鄰高位進(jìn)位輸入端CI相連，顯然，高位必須等到低位運(yùn)算完成才能進(jìn)行運(yùn)算，采用這種進(jìn)位方式時(shí)，運(yùn)算速度較慢。二、典型集成加法器的功能認(rèn)知及基本應(yīng)用2、并行進(jìn)位（超前進(jìn)位）加法器為了克服串行進(jìn)位加法器速度慢的缺點(diǎn)，可以采用并行進(jìn)位方式，該加法器能在加法運(yùn)算的同時(shí)就產(chǎn)生相應(yīng)的進(jìn)位信號(hào)，而無需再從低位開始逐位傳遞。（a）為加法器典型IC集成四位超前進(jìn)法加法器74LS283的邏輯符號(hào)，C－1端可作為擴(kuò)展端。（b）是用兩片74LS283級(jí)聯(lián)擴(kuò)展，構(gòu)成八位并行加法器。二、典型集成加法器的功能認(rèn)知及基本應(yīng)用B7B6B5B4A7A6A5A4B3B2B1B0A3A2A1A0S7S6S5S4S3S2S1S0C7

高位

低位小結(jié)半加器與全加器區(qū)別：是否考慮低位來的進(jìn)位串行進(jìn)位加法器，電路簡(jiǎn)單，運(yùn)算速度慢并行進(jìn)位加法器，電路復(fù)雜，運(yùn)算速度快。可以用多片集成加法器實(shí)現(xiàn)加法器運(yùn)算功能擴(kuò)展。任務(wù)3.3編碼器的基本認(rèn)知二進(jìn)制編碼器目錄編碼器的功能及分類二-十進(jìn)制編碼器優(yōu)先編碼器一、編碼器的功能及分類1、編碼器的功能編碼：把具有某種特定含義的輸入信號(hào)（數(shù)字、字母、符號(hào)或文字等）變換成二進(jìn)制代碼，或者說將二進(jìn)制代碼按一定組合規(guī)則來表示具有某種特定含義的輸入信號(hào)的過程。編碼器：實(shí)現(xiàn)編碼功能的邏輯電路。編碼器普通二進(jìn)制編碼器普通二—十進(jìn)制編碼器優(yōu)先編碼器一、編碼器的功能及分類2、編碼器的類型二、普通二進(jìn)制編碼器用n位二進(jìn)制代碼對(duì)N=2n個(gè)信號(hào)進(jìn)行編碼的電路，叫做二進(jìn)制編碼器。普通二進(jìn)制編碼器有一個(gè)特點(diǎn)：任何時(shí)刻只允許輸入一個(gè)有效信號(hào)，不允許同時(shí)出現(xiàn)兩個(gè)或兩個(gè)以上的有效信號(hào)，因而其輸入是一組有約束(互相排斥)的變量。以普通3位二進(jìn)制編碼器為例：低電平

有效42二、普通二進(jìn)制編碼器3位二進(jìn)制編碼器的功能框圖二進(jìn)制編碼器邏輯原理圖二、普通二進(jìn)制編碼器三、普通二—十進(jìn)制編碼器在數(shù)字電子系統(tǒng)中，所處理的數(shù)據(jù)都是二進(jìn)制的，而我們?cè)趯?shí)際生活中常用十進(jìn)制數(shù)，將十進(jìn)制數(shù)0－9轉(zhuǎn)換成一組二進(jìn)制代碼的邏輯電路稱為二-十進(jìn)制編碼器。它的輸入是代表0-9這10個(gè)數(shù)符的狀態(tài)信號(hào)，當(dāng)高電平有效有效，即某信號(hào)為1時(shí)，表示要對(duì)它進(jìn)行編碼。輸出是相應(yīng)的BCD碼，因此也稱10線-4線編碼器。普通二-十進(jìn)制編碼器和二進(jìn)制編碼器特點(diǎn)一樣，任何時(shí)刻只允許輸入一個(gè)有效信號(hào)。普通二—十進(jìn)制編碼器的設(shè)計(jì)三、普通二—十進(jìn)制編碼器二—十進(jìn)制(8421BCD)編碼器邏輯電路圖三、普通二—十進(jìn)制編碼器普通二—十進(jìn)制編碼器的設(shè)計(jì)三、優(yōu)先編碼器1、優(yōu)先編碼器的特點(diǎn)前面所討論的兩種普通編碼器在同一時(shí)刻內(nèi)只允許對(duì)一個(gè)信號(hào)進(jìn)行編碼，否則輸出的代碼會(huì)發(fā)生混亂，即輸入編碼信號(hào)是相互排斥的。而在實(shí)際應(yīng)用中往往存在多個(gè)輸入信號(hào)同時(shí)輸入的情況。允許同時(shí)輸入多個(gè)數(shù)碼信號(hào)，對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼，輸出不發(fā)生混亂，這樣的電路稱作優(yōu)先編碼器。

在優(yōu)先編碼器中，是優(yōu)先級(jí)別高的編碼信號(hào)排斥級(jí)別低的。常見的優(yōu)先編碼器IC優(yōu)先次序一般是根據(jù)輸入序號(hào)的從大到小，依次從高級(jí)到低級(jí)排序。二、編碼器的分類2、優(yōu)先編碼器設(shè)計(jì)舉例例題：電話總機(jī)房需要對(duì)下面四種電話進(jìn)行編碼控制，優(yōu)先級(jí)別高的是火警電話，其次是急救電話，第三是工作電話，最后是生活電話。設(shè)計(jì)一個(gè)優(yōu)先編碼器來滿足上述要求。二、編碼器的分類2、優(yōu)先編碼器設(shè)計(jì)舉例用A、B、C、D分別代表火警、急救、工作和生活這四種電話，1表示有通話請(qǐng)求，0表示無通話請(qǐng)求；FA、FB、FC、FD分別代表火警、急救、工作、生活這四種電話的接通狀態(tài)，1代表允許接通，0代表不允許接通。然后列出真值表。當(dāng)優(yōu)先級(jí)別最高的電話有接通請(qǐng)求時(shí)，所有級(jí)別低的電話無論有無通話請(qǐng)求均不允許接通，由真值表可得電話接通信號(hào)的邏輯函數(shù)表達(dá)式：

二、編碼器的分類電話接通優(yōu)先編碼器真值表電話接通優(yōu)先編碼器邏輯電路圖2、優(yōu)先編碼器設(shè)計(jì)舉例小結(jié)編碼：把具有某種特定含義的輸入信號(hào)（數(shù)字、字母、符號(hào)或文字等）變換成二進(jìn)制代碼普通二進(jìn)制編碼器：任何時(shí)刻只允許輸入一個(gè)有效信號(hào)優(yōu)先編碼器：允許同時(shí)輸入多個(gè)數(shù)碼信號(hào)，對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼任務(wù)3.3集成編碼器的認(rèn)知及功能擴(kuò)展74LS148的功能擴(kuò)展目錄集成優(yōu)先編碼器74LS148的基本認(rèn)知集成優(yōu)先編碼器74LS147的基本認(rèn)知一、集成優(yōu)先編碼器74LS148的基本認(rèn)知1、集成優(yōu)先編碼器74LS148的引腳圖

74LS148是一種常用的8線-3線優(yōu)先編碼器，一般采用16引腳的DIP封裝，引腳圖如圖所示。一、集成優(yōu)先編碼器74LS148的基本認(rèn)知2、集成優(yōu)先編碼器74LS148的功能表一、集成優(yōu)先編碼器74LS148的基本認(rèn)知3、集成優(yōu)先編碼器74LS148的功能說明二、集成優(yōu)先編碼器74LS147的基本認(rèn)知74LS147是一種10線-4線優(yōu)先編碼器，輸入為低電平有效，輸出為反碼形式即低電平有效的BCD碼。74LS147管腳排列圖三、74LS148的功能擴(kuò)展將兩片74LS148按照高位片和低位片級(jí)聯(lián)，可擴(kuò)展成16線-4線優(yōu)先編碼器，功能是將16個(gè)低電平有效的輸入信號(hào)編碼成為4位二進(jìn)制代碼三、74LS148的功能擴(kuò)展小結(jié)優(yōu)先編碼器：允許同時(shí)輸入多個(gè)數(shù)碼信號(hào)，對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼級(jí)聯(lián)擴(kuò)展，需要把高位片的使能輸出端作為低位片的使能輸入信號(hào)任務(wù)3.4用二進(jìn)制譯碼器實(shí)現(xiàn)邏輯函數(shù)用集成二進(jìn)制譯碼器設(shè)計(jì)實(shí)現(xiàn)組合邏輯函數(shù)目錄回顧：集成二進(jìn)制譯碼器74LS138回顧：集成二進(jìn)制譯碼器74LS1383線-8線集成譯碼器74LS138邏輯符號(hào)三位二進(jìn)制碼輸入端使能輸入端SA=0,或?yàn)榻构ぷ鳡顟B(tài)八個(gè)譯碼輸出端低電平有效回顧：集成二進(jìn)制譯碼器74LS138低電平有效3線-8線集成譯碼器74LS138邏輯符號(hào)回顧：集成二進(jìn)制譯碼器74LS1383線-8線集成譯碼器74LS138的輸出表達(dá)式：用集成二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)由于任何一個(gè)邏輯函數(shù)都可以變換為最小項(xiàng)之和的與或表達(dá)式，而譯碼器的每一個(gè)輸出端都代表了輸入變量取值組合對(duì)應(yīng)的最小項(xiàng)，因此，將要實(shí)現(xiàn)的邏輯函數(shù)用譯碼器的輸出組合起來，就能夠?qū)崿F(xiàn)該邏輯函數(shù)了。相比較用門電路實(shí)現(xiàn)的組合邏輯函數(shù)，用中規(guī)模集成譯碼器實(shí)現(xiàn)組合邏輯函數(shù)電路連線簡(jiǎn)單，可靠性高，更加具有靈活性。利用中規(guī)模集成譯碼器實(shí)現(xiàn)邏輯函數(shù)時(shí)要注意兩點(diǎn)：一是所選擇的集成譯碼器輸入變量的個(gè)數(shù)要與邏輯函數(shù)輸入變量的個(gè)數(shù)相同；二是要先將邏輯函數(shù)的表達(dá)式變換成最小項(xiàng)形式。用集成二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)例1：用集成二進(jìn)制譯碼器74LS138實(shí)現(xiàn)邏輯函數(shù)：解：由給出的邏輯函數(shù)表達(dá)式可知，函數(shù)F有三個(gè)變量，與74LS138的輸入端個(gè)數(shù)相同。但要注意F表達(dá)式雖然已經(jīng)是最小項(xiàng)之和的形式，但74LS138的輸出是低電平有效的。用集成二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)對(duì)于74LS138：令二者輸入對(duì)應(yīng)相等然后用與非門將組合，可得用集成二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)將F寫成最小項(xiàng)表達(dá)式形式：用1片74LS138和1片74LS20畫出邏輯電路圖：用集成二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)用集成二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)例2：用集成二進(jìn)制譯碼器74LS138實(shí)現(xiàn)1位全加器小結(jié)用集成譯碼器配合集成門電路，可以實(shí)現(xiàn)組合邏輯函數(shù)。所選擇的集成譯碼器輸入變量的個(gè)數(shù)與要實(shí)現(xiàn)的邏輯函數(shù)輸入變量的個(gè)數(shù)相同。要先將邏輯函數(shù)變換成最小項(xiàng)形式。用集成二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯函數(shù)思考與訓(xùn)練：

1、在Proteus中用74LS138和一塊門電路IC（自選）設(shè)計(jì)三人表決電路，并進(jìn)行仿真運(yùn)行調(diào)試。調(diào)試成功后，與任務(wù)2.3思考練習(xí)題1的設(shè)計(jì)方案進(jìn)行比較，評(píng)判兩種方案的優(yōu)劣。2、

在Proteus中用74LS138和一塊門電路IC（自選）設(shè)計(jì)任務(wù)2.3的舉重裁判電路，并進(jìn)行仿真運(yùn)行調(diào)試。調(diào)試成功后，與任務(wù)2.3的設(shè)計(jì)方案進(jìn)行比較，評(píng)判兩種方案的優(yōu)劣。任務(wù)3.4二進(jìn)制譯碼器的基本認(rèn)知二進(jìn)制譯碼器的邏輯功能目錄譯碼器的功能及分類集成二進(jìn)制譯碼器74LS138一、譯碼器的功能及分類1、譯碼器的功能譯碼是編碼的逆過程，是將二進(jìn)制代碼轉(zhuǎn)換成所代表信息的過程。能實(shí)現(xiàn)譯碼功能的組合邏輯電路稱為譯碼器。2、譯碼器的分類根據(jù)基本功能不同，譯碼器可分為如下三種：

二進(jìn)制譯碼器

二-十進(jìn)制（BCD）譯碼器

顯示譯碼器。二、二進(jìn)制譯碼器的邏輯功能二進(jìn)制譯碼器又稱變量譯碼器，是將輸入二進(jìn)制代碼的全部狀態(tài)逐一譯成對(duì)應(yīng)輸出信號(hào)的電路。若輸入端有n位二進(jìn)制信號(hào)，輸入信號(hào)的全部代碼組合就有2n個(gè)，二進(jìn)制譯碼器則將這2n個(gè)取值組合分別作為2n路信號(hào)輸出。1、二進(jìn)制譯碼器的基本特點(diǎn)：2、二變量譯碼器（2位二進(jìn)制譯碼器）的設(shè)計(jì)舉例設(shè)輸入2位二進(jìn)制代碼為A1A0，輸出有22=4個(gè)信號(hào)，設(shè)為。輸入高電平有效，輸出低電平有效。為使能端，低電平有效。當(dāng)=0，時(shí),A1A0的取值為00時(shí)，輸出有效為0，其余輸出為1。其余三種情況以此類推。二、二進(jìn)制譯碼器的邏輯功能二變量譯碼器真值表邏輯表達(dá)式二、二進(jìn)制譯碼器的邏輯功能2、二變量譯碼器（2位二進(jìn)制譯碼器）的設(shè)計(jì)舉例邏輯表達(dá)式

2線-4線譯碼器邏輯電路圖二、二進(jìn)制譯碼器的邏輯功能2、二變量譯碼器（2位二進(jìn)制譯碼器）的設(shè)計(jì)舉例如果輸入有n個(gè)，那么輸出就有2n個(gè)；第i個(gè)輸出，就是輸入對(duì)應(yīng)的第i個(gè)最小項(xiàng)：二、二進(jìn)制譯碼器的邏輯功能3、二進(jìn)制譯碼器的特點(diǎn)總結(jié)

三、集成3線-8線二進(jìn)制譯碼器74LS13874LS138的引腳圖：ABC三、集成3線-8線二進(jìn)制譯碼器74LS13874LS138的邏輯符號(hào)：三位二進(jìn)制碼輸入端使能輸入端SA=0,或?yàn)榻构ぷ鳡顟B(tài)八個(gè)譯碼輸出端低電平有效74LS138的功能表：三、集成3線-8線二進(jìn)制譯碼器74LS138小結(jié)譯碼是編碼的逆過程，將二進(jìn)制代碼轉(zhuǎn)換成所代表信息。常見的譯碼器有二進(jìn)制譯碼器、二-十進(jìn)制譯碼器和顯示譯碼器。二進(jìn)制譯碼器將所有n個(gè)輸入對(duì)應(yīng)的2n個(gè)取值組合作為輸出。理解典型的三變量譯碼器74LS138的邏輯功能。任務(wù)3.4BCD譯碼器的認(rèn)知8421BCD碼譯碼器集成8421BCD碼譯碼器74LS42目錄提問8421BCD碼譯碼器二進(jìn)制代碼原來信息編碼對(duì)象編碼譯碼二一十進(jìn)制編碼器示意圖8421BCD編碼二-十進(jìn)制譯碼器的功能與二-十進(jìn)制編碼器相反，是將4位二進(jìn)制轉(zhuǎn)換成1位十進(jìn)制的電路，稱為碼制變換譯碼器，又稱為BCD—十進(jìn)制譯碼器。1、8421BCD碼譯碼器的概念二-十進(jìn)制譯碼器的輸入是十進(jìn)制數(shù)的4位二進(jìn)制編碼（BCD碼），分別用A3、A2、A1、A0表示；輸出的是與10個(gè)十進(jìn)制數(shù)字相對(duì)應(yīng)的10個(gè)信號(hào)，用Y9～Y0表示。由于二-十進(jìn)制譯碼器有4根輸入線，10根輸出線，所以又稱為4線-10線譯碼器。8421BCD碼是最常用的二-十進(jìn)制碼，這種譯碼器有4個(gè)輸入端，有24＝16個(gè)輸出端，但僅用其中的10個(gè)。除8421BCD碼以外的代碼6組代碼（1010~1111）稱為偽碼，當(dāng)譯碼器輸入為偽碼時(shí)，所有輸出端均為高電平。掌握下圖所示的輸入是4位二進(jìn)制信號(hào)，高電平有效；輸出10個(gè)信號(hào)，低電平有效。用二進(jìn)制代碼0000～1001來代表十進(jìn)制數(shù)0～9。當(dāng)輸入為0110時(shí)，輸出端為低電平，表示有信號(hào)（對(duì)應(yīng)十進(jìn)制6）；當(dāng)輸入信號(hào)為0010時(shí)，為低電平（對(duì)應(yīng)十進(jìn)制2），以此類推。例如二-十進(jìn)制(8421BCD)譯碼器簡(jiǎn)圖2、二-十進(jìn)制譯碼器真值表數(shù)字輸入輸出012345678900000001001000110100010101100111100010010111111111101111111111011111111110111111111101111111111011111111110111111111101111111111011111111110無效101010111100110111101111111111111111111111111111111111111111111111111111111111111111偽碼二、集成8421BCD碼譯碼器74LS42掌握輸出為反變量，即為低電平有效。本課小結(jié)：8421BCD碼譯碼器集成8421BCD碼譯碼器74LS420102任務(wù)3.4數(shù)碼管和顯示譯碼器的認(rèn)知顯示譯碼器目錄七段LED顯示器-數(shù)碼管概述在數(shù)字系統(tǒng)中，經(jīng)常需要將用二進(jìn)制代碼表示的數(shù)字、符號(hào)和文字等直觀地顯示出來，供人們直接讀取結(jié)果，顯示譯碼器就出現(xiàn)在上述場(chǎng)合，用來驅(qū)動(dòng)各種顯示器件，從而將用二進(jìn)制代碼表示的數(shù)字、文字、符號(hào)翻譯成人們習(xí)慣的形式并直觀地顯示出來。譯碼數(shù)顯模塊通常由顯示譯碼器和數(shù)碼顯示器件組成。一、七段LED數(shù)碼顯示器七段LED數(shù)碼顯示器俗稱數(shù)碼管，是最常見的一種分段式顯示器件，通常有紅、綠、藍(lán)等顏色，實(shí)際中有1位、2位、3位、4位、8位等多種位數(shù)。它的每個(gè)筆劃稱為一個(gè)“段”，共有a-g七段（很多數(shù)碼管還有右下角的小數(shù)點(diǎn)dp段，共八段），通過點(diǎn)亮不同的段來顯示不同的字符。一、七段LED數(shù)碼顯示器一位數(shù)碼管字形顯示情況發(fā)光字段，由管腳a~g電平控制共陰極和共陽極的數(shù)碼管內(nèi)部結(jié)構(gòu)公共陰極接地，7個(gè)陽極a~g由相應(yīng)的BCD顯示譯碼器輸出高電平驅(qū)動(dòng)公共陽極接高電平，7個(gè)陰極a~g由相應(yīng)的BCD顯示譯碼器輸出低電平驅(qū)動(dòng)一、七段LED數(shù)碼顯示器共陰極共陽極common-cathodecommon-anode二、顯示譯碼器設(shè)計(jì)顯示譯碼器首先要考慮顯示器的字形，現(xiàn)以驅(qū)動(dòng)共陰極LED數(shù)碼管的二-十進(jìn)制顯示譯碼器為例，具體說明顯示譯碼器的設(shè)計(jì)過程。設(shè)顯示譯碼器的輸入信號(hào)為8421碼D、C、B、A，輸出為QA-QG(分別對(duì)應(yīng)共陰極數(shù)碼管的七段a-g)。根據(jù)數(shù)碼管的顯示原理，可列出顯示譯碼器的真值表.二、顯示譯碼器輸入信號(hào)為8421碼二、顯示譯碼器二、顯示譯碼器DCBA

8421碼7段顯示譯碼器邏輯圖小結(jié)顯示譯碼器用來驅(qū)動(dòng)顯示器顯示字形要根據(jù)顯示器（共陰、共陽）來選擇譯碼器常見的集成顯示譯碼器型號(hào)顯示譯碼器常見產(chǎn)品型號(hào)有CD4511、74LS48、74LS47等。74LS47譯碼驅(qū)動(dòng)器輸出低電平有效，所以需要配接共陽數(shù)碼管；而74LS48和CD4511譯碼驅(qū)動(dòng)器輸出是高電平有效，配接共陰數(shù)碼管。三、集成顯示譯碼器中規(guī)模集成BCD七段顯示譯碼驅(qū)動(dòng)器74LS48引腳圖74LS48是輸出高電平有效的中規(guī)模集成BCD七段顯示譯碼驅(qū)動(dòng)器，DIP封裝時(shí)共有16個(gè)引腳。三、集成顯示譯碼器中規(guī)模集成BCD七段顯示譯碼驅(qū)動(dòng)器74LS48邏輯符號(hào)三、集成顯示譯碼器輸入端是D、C、B、A四位二進(jìn)制信號(hào)(8421BCD碼，權(quán)依次從高到低)七段譯碼器的輸出驅(qū)動(dòng)信號(hào)，高電平有效

消隱輸入端,=0，數(shù)碼管熄滅三、集成顯示譯碼器74LS48功能表任務(wù)3.4譯碼數(shù)顯模塊的搭建目錄集成顯示譯碼器集成顯示譯碼器的應(yīng)用—構(gòu)成譯碼數(shù)顯模塊

概述譯碼數(shù)顯模塊通常由顯示譯碼器和數(shù)碼顯示器件組成。顯示譯碼器的輸入一般是BCD碼，輸出用于驅(qū)動(dòng)顯示器件，必須與顯示器件匹配。顯示器件的種類很多，我們上節(jié)課重點(diǎn)學(xué)習(xí)了數(shù)碼管。常見的集成顯示譯碼器型號(hào)最常用的顯示譯碼器是BCD七段譯碼器，輸入是BCD碼，輸出是驅(qū)動(dòng)七段字形的七個(gè)信號(hào)，以適配LED數(shù)碼管的七個(gè)段選輸入端。顯示譯碼器常見產(chǎn)品型號(hào)有CD4511、74LS48、74LS47等。74LS47譯碼驅(qū)動(dòng)器輸出低電平有效，所以需要配接共陽數(shù)碼管；而74LS48和CD4511譯碼驅(qū)動(dòng)器輸出是高電平有效，配接共陰數(shù)碼管。一、集成顯示譯碼器中規(guī)模集成BCD七段顯示譯碼驅(qū)動(dòng)器74LS48引腳圖74LS48是輸出高電平有效的中規(guī)模集成BCD七段顯示譯碼驅(qū)動(dòng)器，DIP封裝時(shí)共有16個(gè)引腳。一、集成顯示譯碼器中規(guī)模集成BCD七段顯示譯碼驅(qū)動(dòng)器74LS48符號(hào)一、集成顯示譯碼器輸入端是D、C、B、A四位二進(jìn)制信號(hào)(8421BCD碼，權(quán)依次從高到低)七段譯碼器的輸出驅(qū)動(dòng)信號(hào)，高電平有效

消隱輸入端,=0，數(shù)碼管熄滅一、集成顯示譯碼器74LS48功能表二、集成顯示譯碼器的應(yīng)用1、構(gòu)成1位譯碼數(shù)顯單元譯碼數(shù)顯單元是數(shù)字系統(tǒng)中一種極為常用的模塊電路，通常由顯示譯碼器IC、七段LED數(shù)碼管和限流電阻組成。7個(gè)電阻的作用是限流保護(hù)數(shù)碼管2、擴(kuò)展成多位譯碼數(shù)顯系統(tǒng)將多個(gè)譯碼數(shù)顯模塊級(jí)聯(lián)起來即可構(gòu)成多位數(shù)顯系統(tǒng)，此時(shí)要注意整數(shù)部分顯示時(shí)，最前面的0是無意義的，小數(shù)部分顯示時(shí)最后面的0也是無意義的，這種無意義的0通常需要用動(dòng)態(tài)滅零端將其熄滅掉。二、集成顯示譯碼器的應(yīng)用2、擴(kuò)展成多位譯碼數(shù)顯系統(tǒng)二、集成顯示譯碼器的應(yīng)用小結(jié)譯碼數(shù)顯模塊通常由顯示譯碼器、數(shù)碼管和限流電阻組成常見的集成顯示譯碼器的型號(hào)分別用CD4511和74LS47適配正確的七段LED數(shù)碼管構(gòu)成譯碼數(shù)顯模塊，在Proteus中繪制邏輯圖并仿真運(yùn)行，測(cè)試模塊功能。課下訓(xùn)練任務(wù)3.4之用74LS138實(shí)現(xiàn)三人表決電路3線-8線集成譯碼器74LS138的輸出表達(dá)式：3線-8線集成譯碼器74LS138引腳圖任務(wù)3.5數(shù)據(jù)選擇器和數(shù)據(jù)分配器的認(rèn)知數(shù)據(jù)選擇器數(shù)據(jù)分配器典型集成數(shù)據(jù)選擇器目錄一、數(shù)據(jù)選擇器概念數(shù)據(jù)選擇器又稱多路選擇器或多路開關(guān)，它是根據(jù)地址輸入端提供的地址碼，從多路輸入數(shù)據(jù)中選擇其中一路輸出的邏輯電路。根據(jù)輸入端數(shù)據(jù)個(gè)數(shù)不同有4選1、8選1、16選1等多種類型。一、數(shù)據(jù)選擇器數(shù)據(jù)選擇器設(shè)計(jì)舉例4選1數(shù)據(jù)選擇器真值表4選1數(shù)據(jù)選擇器的邏輯電路圖一、數(shù)據(jù)選擇器數(shù)據(jù)選擇器的特點(diǎn)由4選1數(shù)據(jù)選擇器可總結(jié)出數(shù)據(jù)選擇器的如下特點(diǎn)：

①設(shè)有n個(gè)數(shù)據(jù)輸入端，m個(gè)地址輸入端，則n和m的關(guān)系為2m=n；

②數(shù)據(jù)選擇器的輸出端只有一個(gè)，設(shè)為Y，則Y的表達(dá)式為：二、數(shù)據(jù)分配器數(shù)據(jù)分配器的功能在數(shù)據(jù)傳送中，有時(shí)需要將某一路數(shù)據(jù)分配到不同的數(shù)據(jù)通道上，實(shí)現(xiàn)這種功能的電路稱為數(shù)據(jù)分配器，也稱為多路分配器。數(shù)據(jù)分配器設(shè)計(jì)舉例1路-4路數(shù)據(jù)分配器真值表1路-4路數(shù)據(jù)分配器邏輯電路圖二、數(shù)據(jù)分配器數(shù)據(jù)選擇器和數(shù)據(jù)分配器構(gòu)成多路復(fù)用二、數(shù)據(jù)分配器目前沒有專用的數(shù)據(jù)分配器器件，實(shí)際應(yīng)用中，通常用譯碼器來實(shí)現(xiàn)數(shù)據(jù)分配功能，例如可以用74LS138譯碼器實(shí)現(xiàn)8路數(shù)據(jù)分配器的功能。8路數(shù)據(jù)輸出地址輸入數(shù)據(jù)選擇器和數(shù)據(jù)分配器構(gòu)成多路復(fù)用二、數(shù)據(jù)分配器三、典型集成數(shù)據(jù)選擇器1.雙4選1數(shù)據(jù)選擇器74LS15374LS153內(nèi)部有兩個(gè)4選1數(shù)據(jù)選擇器，兩者共用一組地址選擇器信號(hào)A1A0，可以利用一片74LS153實(shí)現(xiàn)四路2位的二進(jìn)制信息傳達(dá)。在74LS153中還設(shè)置了選通控制端，利用它可以控制選擇器處于工作狀態(tài)還是禁止?fàn)顟B(tài)。選通控制端為低電平有效，當(dāng)=1時(shí)，選擇器被禁止，無論地址碼是什么，Y總是等于0；當(dāng)=0時(shí)，選擇器被選中，處于工作狀態(tài)，由地址碼決定選擇哪一路數(shù)據(jù)輸出。三、典型集成數(shù)據(jù)選擇器2.8選1數(shù)據(jù)選擇器74LS151數(shù)據(jù)輸入端地址控制端輸出端使能端，低電平有效74LS151的引腳排列圖三、典型集成數(shù)據(jù)選擇器2.8選1數(shù)據(jù)選擇器74LS151Y是輸入變量的全部最小項(xiàng)之和的形式，其實(shí)質(zhì)就是描述一個(gè)與或邏輯電路。而某一時(shí)刻，只有一路輸出，用它可以很方便的實(shí)現(xiàn)單輸出邏輯函數(shù)，其一般表達(dá)式為：小結(jié)數(shù)據(jù)選擇器的功能及特點(diǎn)數(shù)據(jù)分配器的功能及實(shí)現(xiàn)常見的集成數(shù)據(jù)選擇器74LS153和74LS151的功能認(rèn)識(shí)任務(wù)3.5用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯函數(shù)的原理例題目錄一、實(shí)現(xiàn)原理由于任一邏輯函數(shù)都可以表示成最小項(xiàng)之和的形式，因此，只要適當(dāng)?shù)亟o數(shù)據(jù)選擇器的地址輸入端或數(shù)據(jù)輸入端賦予變量或數(shù)值，就可以用數(shù)據(jù)選擇器實(shí)現(xiàn)某個(gè)特定的邏輯函數(shù)。二、例題用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)解：（1）將F的表達(dá)式寫成最小項(xiàng)形式：F=m3+m5+m6

（2）將邏輯函數(shù)F的三個(gè)輸入變量A、B、C分別對(duì)應(yīng)接到74LS151上的三個(gè)地址端A2、A1、A0端，注意高低位對(duì)應(yīng)。使函數(shù)F的最小項(xiàng)與75LS151中的最小項(xiàng)一一對(duì)應(yīng)。二、例題用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)解：（3）將邏輯函數(shù)F中含有的三個(gè)最小項(xiàng)m3、m5、m6，對(duì)應(yīng)數(shù)

據(jù)選擇器的數(shù)據(jù)輸入端D3、D5、D6接1，其余接0，即D3=D5=D6=1，D0=D1=D2=D4=D7=0。令D2=0令D1=0令D0=0令D3=1令D4=0令D5=1令D6=1令D7=0二、例題用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)解：（4）74LS151原表達(dá)式變?yōu)椋?/p>

實(shí)現(xiàn)了F.練習(xí)：畫出對(duì)應(yīng)邏輯圖。

如果要實(shí)現(xiàn)的邏輯函數(shù)不是最小項(xiàng)的形式，先采用配項(xiàng)法將它轉(zhuǎn)化為最小項(xiàng)表達(dá)式的形式，再按照例題1的步驟進(jìn)行。

如果邏輯函數(shù)中輸入變量個(gè)數(shù)多于數(shù)據(jù)選擇器的地址輸入端的個(gè)數(shù)時(shí)，應(yīng)將多余的輸入變量按表達(dá)式的對(duì)應(yīng)關(guān)系接到數(shù)據(jù)選擇器的數(shù)據(jù)輸入端。二、例題例題2：用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)分析：將函數(shù)中的A、B、C分別對(duì)應(yīng)地接到數(shù)據(jù)選擇器的地址控制端A2、A1、A0處，D與是余下的變量，此時(shí)F的表達(dá)式為

為了實(shí)現(xiàn)上式邏輯關(guān)系，將數(shù)據(jù)輸入的D0端(對(duì)應(yīng))和D7端(對(duì)應(yīng)ABC)直接接變量實(shí)現(xiàn)和；將D4端直接接入變量D實(shí)現(xiàn)。則輸出端Y與邏輯函數(shù)F對(duì)等。二、例題用8選1數(shù)據(jù)選擇器74LS151實(shí)現(xiàn)邏輯函數(shù)邏輯電路圖二、例題小結(jié)利用數(shù)據(jù)選擇器可以實(shí)現(xiàn)某一特定的邏輯函數(shù)。

如果邏輯函數(shù)中輸入變量個(gè)數(shù)多于數(shù)據(jù)選擇器的地址輸入端的個(gè)數(shù)時(shí)，將多余的輸入變量按表達(dá)式的對(duì)應(yīng)關(guān)系接到數(shù)據(jù)選擇器的數(shù)據(jù)輸入端。如果要實(shí)現(xiàn)的邏輯函數(shù)不是最小項(xiàng)的形式，先采用配項(xiàng)法轉(zhuǎn)化為最小項(xiàng)表達(dá)式。任務(wù)3.6四路數(shù)顯搶答器的設(shè)計(jì)仿真與裝調(diào)數(shù)字系統(tǒng)的設(shè)計(jì)思路數(shù)字系統(tǒng)的組裝調(diào)試目錄四路數(shù)顯搶答器的仿真設(shè)計(jì)項(xiàng)目3小結(jié)一、數(shù)字系統(tǒng)的設(shè)計(jì)思路數(shù)字系統(tǒng)是指由多個(gè)數(shù)字電路基本單元構(gòu)成的總體統(tǒng)合，它能夠完成更為復(fù)雜的電路功能，解決實(shí)際當(dāng)中難度更大的設(shè)計(jì)要求。數(shù)字系統(tǒng)的設(shè)計(jì)通常采取“自頂向下，層層分解”的設(shè)計(jì)思路。即從系統(tǒng)設(shè)計(jì)開始，逐漸向模塊設(shè)計(jì)、器件設(shè)計(jì)等物理層次推進(jìn)。通俗一點(diǎn)，設(shè)計(jì)數(shù)字系統(tǒng)時(shí)，先依據(jù)功能分解成若干子模塊，再選用合適的器件對(duì)每個(gè)子模塊進(jìn)行設(shè)計(jì)，最后將這些子模塊按照接口規(guī)則聯(lián)接起來，最終構(gòu)成滿足預(yù)定功能的整體系統(tǒng)。二、數(shù)字系統(tǒng)的組裝調(diào)試1.數(shù)字系統(tǒng)組裝調(diào)試的一般步驟先分塊組裝調(diào)試，最后再進(jìn)行整體統(tǒng)調(diào)。分塊裝調(diào)是按照各子模塊的功能，對(duì)每個(gè)子模塊分別進(jìn)行組裝和調(diào)試。優(yōu)點(diǎn)在于問題出現(xiàn)的范圍小，可及時(shí)發(fā)現(xiàn)，易于解決。各模塊調(diào)試時(shí)應(yīng)該包括靜態(tài)調(diào)試和動(dòng)態(tài)調(diào)試兩部分。靜態(tài)調(diào)試是指在沒有外加輸入信號(hào)的條件下，測(cè)試輸入端和輸出端的高低電平和邏輯關(guān)系等。動(dòng)態(tài)調(diào)試是指外加輸入信號(hào)后，調(diào)試信號(hào)的幅值、波形和時(shí)序邏輯關(guān)系等。二、數(shù)字系統(tǒng)的組裝調(diào)試2.常用儀器儀表（1）萬用表（2）信號(hào)發(fā)生器（3）示波器（4）直流穩(wěn)壓電源二、數(shù)字系統(tǒng)的組裝調(diào)試3.數(shù)字系統(tǒng)調(diào)試的基本流程調(diào)試準(zhǔn)備通電觀察靜態(tài)測(cè)試動(dòng)態(tài)測(cè)試指標(biāo)測(cè)試二、數(shù)字系統(tǒng)的組裝調(diào)試4.數(shù)字系統(tǒng)調(diào)試中的注意事項(xiàng)（1）采用分塊調(diào)試方法時(shí)，對(duì)于非信號(hào)流方向上的電路模塊應(yīng)首先單獨(dú)測(cè)試，這些模塊包括：作為時(shí)鐘信號(hào)的振蕩電路模塊、作為電路電源的直流穩(wěn)壓電路模塊等。之后再按信號(hào)流向順序進(jìn)行分塊調(diào)試。（2）調(diào)試前，應(yīng)熟悉所使用儀器的使用方法，調(diào)試時(shí)應(yīng)注意儀器的地線與被測(cè)試電路的地線是否接好，以避免由于儀器使用不當(dāng)而測(cè)出錯(cuò)誤的數(shù)據(jù)或作出錯(cuò)誤的判斷。二、數(shù)字系統(tǒng)的組裝調(diào)試4.數(shù)字系統(tǒng)調(diào)試中的注意事項(xiàng)（3）調(diào)試過程中，無論是更換元器件，還是更換連線，必須首先關(guān)閉電源。（4）調(diào)試過程中，不僅要認(rèn)真細(xì)致地觀察，更要勤于做記錄。調(diào)試過程記錄是十分重要的技術(shù)文件之一，它是調(diào)試過程科學(xué)分析的依據(jù)，又是電路技術(shù)性能的科學(xué)證據(jù)。初學(xué)者往往只注重最后的技術(shù)指標(biāo)測(cè)試記錄，而不注意對(duì)調(diào)試過程中出現(xiàn)的非正常現(xiàn)象進(jìn)行記錄，這是十分錯(cuò)誤的，一定要改正過來。非正常現(xiàn)象的記錄內(nèi)容包括：故障現(xiàn)象，故障原因分析，解決措施和措施效果等。三、四路數(shù)顯搶答器的仿真設(shè)計(jì)功能需求分析設(shè)計(jì)對(duì)象名稱：四路數(shù)顯搶答器設(shè)計(jì)功能要求：在某搶答類競(jìng)賽中，有四位選手，編號(hào)為1-4，每人控制一個(gè)搶答按鍵。共有一個(gè)數(shù)碼管，用于顯示當(dāng)前搶答選手編號(hào)。無人搶答時(shí)，數(shù)碼管始終保持熄滅。搶答開始后，如果某選手搶先按下?lián)尨疰I，則數(shù)碼管顯示該選手號(hào)碼，其他選手再按搶答鍵無效。三、四路數(shù)顯搶答器的仿真設(shè)計(jì)1.系統(tǒng)分解按照自頂向下的系統(tǒng)設(shè)計(jì)思路，分析四路數(shù)顯搶答器的功能需求，將系統(tǒng)分解為：按鍵輸入模塊、互鎖模塊、編碼模塊、譯碼數(shù)顯模塊四個(gè)子模塊。三、四路數(shù)顯搶答器的仿真設(shè)計(jì)1