第四章硅和硅片制備集成電路工藝第四章硅和硅片制備集成電路工藝第四章硅和硅片制備29/29/2023集成電路工藝內容提要4.1

晶體結構4.2

半導體級硅4.3

單晶硅生長4.4

硅中的晶體缺陷4.5

硅片制備4.6

質量測量4.7

外延第四章硅和硅片制備39/29/2023集成電路工藝4.1

晶體結構物質的形態：無定型（非晶）Amorphous——沒有重復結構多晶Polycrystalline——晶胞不是有規律地排列單晶Singlecrystal(monocrystal)——在長程范圍內原子都在三維空間中保持有序且重復的結構；晶胞在三維方向上整齊地重復排列第四章硅和硅片制備AmorphousStructure410/2/2023集成電路工藝第四章硅和硅片制備Polycrystalline

Structure510/2/2023集成電路工藝第四章硅和硅片制備Single

Crystal

Structure610/2/2023集成電路工藝第四章硅和硅片制備硅晶格的元胞710/2/2023集成電路工藝第四章硅和硅片制備晶面的密勒指數810/2/2023集成電路工藝第四章硅和硅片制備4.2

半導體級硅910/2/2023集成電路工藝第四章硅和硅片制備西門子工藝用來做芯片的高純硅稱為半導體級硅(semiconductor-grade

silicon,

SGS)或電子級硅。西門子工藝：用碳加熱硅石來制備冶金級硅SiC(s)+SiO2(s)

Si(l)+SIO(g)+CO(g)將冶金級硅提純以生成三氯硅烷Si(s)+3HCl(g)

SiHCl3(g)+H2(g)＋加熱通過三氯硅烷和氫氣反應來生成SGSSiHCl3(g)+H2(g)

Si(s)+3HCl(g)1010/2/2023集成電路工藝第四章硅和硅片制備4.3

單晶硅生長把多晶塊轉變成一個大單晶，并給予正確的定向和適量的N型或

P型摻雜，叫做晶體生長。直拉法(Czochralski)區熔法液體掩蓋直拉法1110/2/2023集成電路工藝第四章硅和硅片制備直拉法（CZ法）特點：工藝成熟，能較好地拉制低位錯、大直徑的硅單晶。缺點：難以避免來自石英坩堝和加熱裝置的雜質污染。1210/2/2023集成電路工藝第四章硅和硅片制備1310/2/2023集成電路工藝第四章硅和硅片制備1410/2/2023集成電路工藝第四章硅和硅片制備區熔法主要用來生長低氧含量的晶體，但不能生長大直徑的單晶，并且晶體有較高的位錯密度。這種工藝生長的單晶主要使用在高功率的晶閘管和整流器上1510/2/2023集成電路工藝第四章硅和硅片制備1610/2/2023集成電路工藝兩種方法的比較直拉法更普遍，更便宜，可加工大晶圓尺寸（如300mm），材料可重復使用區熔法可制備更純的單晶硅（因為沒坩鍋），但成本高，可制備的晶圓尺寸小（約150mm)。主要用于功率器件。第四章硅和硅片制備液體掩蓋直拉法此方法主要用來生長砷化鎵晶體，和標準的直拉法一樣，只是做了一些改進。由于熔融物里砷的揮發性通常采用一層氧化硼漂浮在熔融物上來抑制砷的揮發。1710/2/2023集成電路工藝第四章硅和硅片制備1810/2/2023集成電路工藝4.4

硅中的晶體缺陷晶體缺陷－crystal

defect缺陷密度－在每平方厘米硅片上產生的缺陷數目點缺陷：原子層面的局部缺陷位錯：錯位的晶胞層錯：晶體結構的缺陷第四章硅和硅片制備點缺陷1910/2/2023集成電路工藝第四章硅和硅片制備位錯(Dislocation

Defects)在單晶中，晶胞形成重復性結構。如果晶胞錯位，稱為位錯。2010/2/2023集成電路工藝第四章硅和硅片制備2110/2/2023集成電路工藝層錯層錯與晶體結構有關，經常發生在晶體生長過程中?；疲貉刂粋€或更多的平面發生滑移孿生平面：在一個平面上，晶體沿著兩個不同的方向生長第四章硅和硅片制備2210/2/2023集成電路工藝4.5

硅片制備整型處理切片磨片和倒角刻蝕拋光清洗硅片評估包裝第四章硅和硅片制備整型處理去掉兩端徑向研磨硅片定位或定位槽2310/2/2023集成電路工藝第四章硅和硅片制備2410/2/2023集成電路工藝切片切片是用帶有金剛石切割邊緣的內圓切割機來完成的對300mm的硅片，目前都采用線鋸來切片的。第四章硅和硅片制備磨片和倒角雙面的機械磨片以去除切片時留下的損傷，達到硅片兩面高度的平行及平坦。硅片邊緣拋光修正——倒角。2510/2/2023集成電路工藝第四章硅和硅片制備2610/2/2023集成電路工藝刻蝕為了消除硅片表面的損傷，進行硅片刻蝕。硅片刻蝕是利用化學刻蝕選擇性去除表面物質的過程。腐蝕掉硅片表面約20微米的硅。第四章硅和硅片制備化學機械拋光（ChemicalMechanical

Polishing）2710/2/2023集成電路工藝第四章硅和硅片制備2810/2/2023集成電路工藝后續步驟清洗硅片評估包裝第四章硅和硅片制備2910/2/2023集成電路工藝4.6

質量測量物理尺寸平整度微粗糙度氧含量晶體缺陷顆粒體電阻率第四章硅和硅片制備3010/2/2023集成電路工藝4.7

外延外延(epitaxial)：與襯底有相同的晶體結構用作雙級晶體管中阻擋層，可減少集電極電阻同時保持高的擊穿電壓；用在CMOS和DRAM中可改進器件性能，因為外延層具有低的氧、碳含量。第四章硅和硅片制備雙級晶體管中外延層3110/2/2023集成電路工藝第四章硅和硅片制備CMOS中外延層3210/2/2023集成電路工藝第四章硅和硅片