數字電子電路 數電 實驗報告 基于FPGA的跑馬燈電路的設計_第1頁
數字電子電路 數電 實驗報告 基于FPGA的跑馬燈電路的設計_第2頁
數字電子電路 數電 實驗報告 基于FPGA的跑馬燈電路的設計_第3頁
全文預覽已結束

付費下載

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

裝……訂……線裝……訂……線 第PAGE基于FPGA的跑馬燈電路的設計一、實驗目的1、進一步熟悉MAXPLUSII、Multisim或QUARTUSII等電子開發工具的基本使用方法。2、掌握使用移位寄存器、計數器、譯碼器等集成電路進行綜合電路設計方法3、運用圖解法設計跑馬燈電路，并進行電路仿真。二、實驗內容實驗題目：設計一個跑馬燈電路。要求輸出8個LED燈從左到右逐個點亮，然后再從右到左逐個點亮，循環。首先根據題目要求設計一下電路的實現方法，利用加法計數器（74LS161）和74LS138（3-8譯碼器）可實現8個LED燈從左到右逐個點亮的單向循環，實際電路如下圖：而要完成實驗的要求，需將計數器74161的輸出信號變為000到111的加計數，再由111到000的減計數，然后循環。實現實驗題目的方法有兩種：1、將計數器74LS161的輸出端QA、QB、QC分別與QD異或，經過異或門輸入到74LS138的A、B、C端，其數據符合題目的數據要求。可以實現8個LED燈從左到右逐個點亮，然后再從右到左逐個點亮，循環。但第1個燈和第8個燈顯示的時間長度是其它燈的2倍。ElectronicsWorkbench實驗圖12、使用可逆計數器74LS191來完成電路的計數部分，利用可逆計數器74LS191的加減計數控制端U/D′，U/D′輸入低電平時計數器為加法計數器，U/D′輸入高電平時計數器為減法計數器。當計數器74LS191加計數到7（0111）時，通過與門取出信號，經過或門使D觸發器輸出由原來的低電平反轉為高電平，通過加減控制端U/D′，使計數器由加法計數變為減法計數。當計數器74LS191減計數到0（0000）時，借位輸出端產生信號，經過或門使D觸發器輸出由原來的高電平反轉為低電平，通過加減控制端U/D′，使計數器由減法計數變為加法計數。計數器輸出信號為0000到0111的加計數，再由0111到0000的減計數，不斷循環。再經過3—8譯碼器使8個LED燈從左到右逐個點亮，然后再從右到左逐個點亮，循環。ElectronicsWorkbench實驗圖2本次實驗使用軟件MAXPLUSII、Multisim或QUARTUSII皆可。但要求至少要使用2種軟件實現電路設計。三、實驗步驟提前進行電路設計。要求在實驗報告中寫出詳細的設計過程，包括設計思路，和預計輸出結果，畫出邏輯電路圖，實際應使用的芯片。四、實驗總結本次實驗總體效果較為滿意。一步熟悉了MAXplusII、

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論