帶隙基準設計指標設定該帶隙基準將用于給LDO提供基準電壓，LDO的電源電壓變化范疇為到，因此帶隙基準的電源電壓變化范疇與LDO的相似。LDO的PSR要受到帶隙基準PSR的影響，故設計的帶隙基準要有高的PSR。由于LDO是用于給數字電路提供電源，因此對噪聲規定不是很高。下表該帶隙基準的指標。電源電壓~輸出電壓溫度系數35ppm/℃PSR@DC，@1MHz-80dB，-20dB積分噪聲電壓（1Hz~100kHz）<1mV功耗<25uA線性調節率<%B.拓撲構造的選擇上圖是傳統構造的帶隙基準，假設尺寸相似，那么輸出電壓為是負溫度系數，對溫度求導數，得到公式（Razavi，Page313）：其中，。如果輸出電壓為零溫度系數，那么：得到：帶入：得到：在27°溫度下，輸出電壓等于，不大于電源電壓，可這個電路并不能工作在電源電壓下，由于對于帶隙基準里的運放來說，共模輸入范疇會受到電源電壓限制，電源電壓的最小值為：其中，是三極管的導通電壓，是運放差分輸入管對的柵源電壓，是運放差分輸入管對尾電流源的過驅動電壓。對于微安級別的電流，能夠認為：這里將差分輸入對的體和源級短接以減小失配，同時閾值電壓不會受到體效應的影響。假設差分對尾電流源的過驅動電壓為100mV，那么，電源電壓的最小值為：下表列出了工藝P33晶體管閾值電壓和三極管的導通電壓隨Corner角和溫度變化的狀況：-40°27°80°slow-826mV-755mV-699mVtypical-730mV-660mV-604mVfast-637mV-567mV-510mVBJT的-40°27°80°slow830mV720mV630mVtypical840mV730mV640mVfast860mV750mV660mV能夠計算出在不同溫度的Corner角下電源電壓的最小值：-40°27°80°slowtypicalfast能夠看出，對于大部分狀況，電源電壓無法確保帶隙基準中運放的正常工作，因此必須改善電路構造，使其能夠工作在電源電壓下。上圖是一種實用的低壓帶隙基準的構造，假設尺寸相似，同樣假設：那么，輸出電壓為：如果輸出電壓為零溫度系數，那么：得到：帶入：得到：能夠通過設立與的比值，將輸出電壓設定在任意值。誤差放大器輸入端在和處，通過將設立為1，將這兩點電壓設定為BJT導通電壓的二分之一，計算出在不同溫度和Corner角下電源電壓的最小值：-40°27°80°slowtypicalfast能夠看到，最壞狀況出現在SlowCorner角低溫下，電源電壓最小值仍然不大于，意味著這種構造能夠滿足本次低壓設計的規定。越大，電源電壓的最小值越低，但是帶隙基準環路增益也變低了。將設立為1，輸出電壓可覺得，但是這時候帶隙基準的低頻PSR會變差，為了提高低頻PSR，運放的增益要很高，但是在這種電路中，PSR不僅與運放增益有關，還與輸出級PMOS晶體管的輸出電阻有關，以下圖所示：當PMOS晶體管輸出電阻足夠小的時候，的柵源電壓微小變化引發的電流變化與流過小信號輸出阻抗的電流相比能夠忽視不計，那么此時能夠近似認為的柵源電壓交流短路，那么，有：其中為PMOS晶體管的小信號輸出阻抗，這個輸出阻抗與漏源電壓有關系，將PMOS晶體管偏置電流設為5uA，寬長比分三組，各為10um/1um，20um/2um，40um/4um，電源電壓設為，漏端加一可變電壓V1，V1從0V掃描到，以下圖所示：測量PMOS晶體管、、的小信號輸出阻抗隨V1的變化關系，得到以下數據：能夠看到，晶體管的輸出阻抗隨漏源電壓的增加而增加，隨溝道長度的增加也變大，當V1升高屆時，三種溝道長度的晶體管的輸出阻抗減小到大概660k的數值，普通來說，的數量級在100k左右，如果在電源電壓為時，帶隙基準輸出，那么，此時的PSR是：為了提高低頻PSR，就必須在盡量提高運放增益的狀況下，增加PMOS晶體管的小信號輸出阻抗，這一方法首先是通過減小帶隙基準輸出電壓來實現，帶隙基準輸出電壓要接在LDO的誤差放大器輸入端，如果誤差放大器使用NMOS管作為輸入差分對，那么其共模輸入電壓最少為NMOS管的柵源電壓加上尾電流源的過驅動電壓：用下圖能夠仿真出誤差放大器最低共模輸入電壓的數值：用5uA的電流偏置二極管連接的寬長比為20um/1um的NMOS管，將其源級用100mV的電壓偏置，模擬尾電流源的過驅動電壓，將體接到地上，測量晶體管柵極電壓，這個電壓大致等于誤差放大器的最低共模輸入電壓，成果以下表：-40°27°80°slow945mV876mV830mVtypical822mV753mV704mVfast700mV630mV580mV最壞狀況發生在SlowCorner角低溫狀況，此時誤差放大器共模輸入電壓為，這就意味著如果用NMOS管作為誤差放大器輸入管，那么帶隙基準輸出電壓不能低于。但是這時候輸出級PMOS晶體管的小信號輸出阻抗已經變的很小，例如當L=2um時，由上面的圖能夠看到，輸出阻抗為大概為7M歐姆，此時PSR不是很高。因此誤差放大器的輸入管采用PMOS比較適宜，為了提高匹配，減少噪聲，PMOS管的體和源級能夠短接，進一步提高了最高共模輸入電壓。共模輸入電壓最多為電源電壓減去PMOS管的柵源電壓再減去尾電流源的過驅動電壓：假設過驅動電壓為100mV，用同樣的手段（寬長比20um/1um，偏置電流5uA）能夠得到最高共模輸入電壓值：-40°27°80°slow383mV445mV492mVtypical484mV548mV595mVfast585mV650mV699mV能夠看到，最壞狀況發生在SlowCorner角低溫下，帶隙基準輸出電壓必須低于383mV才干使全部Corner角都能滿足誤差放大器共模輸入范疇的規定。但是帶隙基準輸出電壓越低，LDO的噪聲性能越差，故將帶隙基準輸出電壓設立在400mV，事實上，能夠增加PMOS晶體管的寬長比，使在SlowCorner角低溫下，最高共模輸入電壓不不大于400mV即可。把帶隙基準輸出電壓減少到左右，使PMOS晶體管漏源電壓有較大的提高，提高了輸出阻抗，，如當L=2um時，由上面的圖能夠看到，輸出阻抗為大概為23M歐姆，從而提高了PSR：這個數值還是不夠高，必須尋找其它構造來提高PSR。事實上，低頻時，PMOS晶體管柵極電壓并不是與電源電壓同時變化的，如果運放低頻增益很高，那么，在低頻時，能夠認為晶體管、的漏端電壓不隨電源電壓變化，等效為接地，以下圖所示：假設、、尺寸同樣，當電源電壓變化時，PMOS晶體管、、柵極電壓變化了，對于，由基爾霍夫電流定律，能夠得到：那么，如果輸出級PMOS晶體管的等于和的輸出阻抗，那么流過的電流將約等于零，PSR會有很大的提高，但是對于、，它們的漏極電壓為BJT導通電壓，大概為，對于，由于輸出電壓為，它的漏極電壓與、顯然不同，因此：為了使它們相等，在晶體管、、漏極加入一層cascode管，以下圖所示：這層cascode管強制使晶體管、、的漏極電壓相等，從而確保與相等，提高了PSR，由于輸出電壓為，Cascode管的柵極電壓直接接地即可，省去了偏置電路，減少了額外的功耗。固然，這個結論是在運放增益足夠大確保運放輸入端電壓的變化足夠小，能夠近似認為接地的條件下得出的，那么運放的設計要確保這個條件的成立。為了使運放輸入端對地電壓基本不變，必須提高環路增益，由于電源電壓變化范疇在到內，當電源電壓降至時，折疊式共源共柵放大器將不合用，能夠采用兩級運放，加Miller電容賠償，也能夠采用以下形式的誤差放大器構造：這種構造中，在處有一種二極管連接形式的晶體管，它為帶隙基準主電路和運放尾電流源提供偏置電壓，當電源電壓變化時，這個二極管柵極電壓和電源電壓同時變化，這樣一來低頻PSR會減小諸多，該運放為單級運放，主級點在第一級輸出端，非主級點在處并且在高頻，只需在主級點處加電容即可確保穩定性。帶隙基準構造（不涉及啟動電路）以下圖所示：C.零溫度系數設計假設、、尺寸相似，且：那么，輸出電壓的體現式為：若要得到零溫度系數，那么根據前面推導過公式，有：帶入輸出電壓的體現式，得到：要得到400mV的輸出電壓，那么，得到：考慮幅員布局的對稱性，將N設為8。現在仿真正溫度系數電壓特性，理論值為：用的PNP33管，發射結面積用5×5的，Q2和Q4的N=8，Q1和Q2的N=1，Q1和Q2的偏置電流設在1uA，Q3和Q4的偏置電流設在10uA，以下圖所示：溫度從-40°掃描到80°，測量VQ1-VQ2與VQ3-VQ4隨溫度變化的曲線，得到下圖：實測值為：附上兩個Corner角的數據：Cornerslpoefastslow能夠看出，正溫度系數斜率幾乎與偏置電流無關，與Corner角也無關，實測值與理論值基本吻合。現在仿真的負溫度系數，理論值為：其中，，假設為，在300K時，能夠計算出斜率為。在所關心溫度范疇（-40°~80°）內求平均值，用的PNP33管，發射結面積用5×5的，Q1和Q2的N=1，偏置電流分別為1uA和10uA，以下圖所示：測量VQ1和VQ2隨溫度變化的曲線，成果以下：得到負溫度系數為：附上兩個Corner角的數據：Corner1uA10uAslowtypicalfast能夠看出，BJT的負溫度系數電壓幾乎不隨Corner角變化，會隨偏置電流變化，將帶隙基準BJT的靜態電流設在10uA以內，那么近似認為負溫度系數為：由公式：得到:能夠得到：至此，我們得到了產生輸出400mV、含有零溫度系數電壓的帶隙基準的電阻比例：電阻比例擬定后，下一步是擬定電阻的絕對數值，這涉及到功耗，噪聲，面積的折衷，下面附上帶隙基準電路圖。從上圖中看出，帶隙基準的偏置電流正比于流過晶體管、的電流，而流過它們的電流等于：減小，能夠減小帶隙基準的面積，帶來的害處是功耗的增加，然而高的功耗能夠減小帶隙基準的噪聲。的設計上圖是小信號電路圖，在分析PSRR時，假設電源電壓變化了，能夠計算出柵極電壓的變化量和輸出電壓變化量，那么:由于晶體管、、不決定各支路電流大小，故在計算PSRR時忽視這三個晶體管，同時另：當電源電壓變化后，晶體管柵極電壓將發生變化，這個變化是由兩條信號通路同時疊加引發，一條通路是：電源電壓變化后，有小信號電流流入和節點，信號被運放放大后在柵極產生一種電壓，這個電壓為：另一條通路是：電源電壓變化后，有小信號電流通過流入和源級，流入大小為的電阻后，在柵極產生一種電壓，這個電壓為：在漏端，根據基爾霍夫電流定律，有：聯立上面三個方程組，得到下面公式：得出：由于：因此上面公式簡化為：從某種意義上說：越靠近1，PSRR越大。由簡化后的公式能夠看到，除了增大運放開環增益之外，還能夠提高的本征增益和的本征增益。當：和：時，體現式化簡為：如果：我們得到：也就是說即使無窮大，還是會變化，直觀上能夠這樣理解：當無窮大的時候，漏端能夠認為接地，那么流過的電流一定會流入:因此：現在分析輸出端，以下圖所示：假設輸出晶體管的跨導為，輸出阻抗為，假設，那么我們能夠得到公式：能夠得到PSRR體現式：這個體現式告訴我們一種重要結論：當：足夠大的時候，PSRR重要由（尚有）和的匹配程度決定，這也就是為什么要加一層cascode管（下圖黑色圈內部分）的因素。加入cascode管后來，晶體管、、漏端電壓近似相等，那么它們的小信號輸出阻抗的差距就不是很大，跨導也近似相等，因此PSRR會升高。綜合以上分析，能夠看到，提高PSRR的手段重要由三個，一是帶隙基準要含有足夠大，這重要是通過提高運放增益和的本征增益來實現，二是提高和的本征增益，三是提高晶體管、、的匹配，能夠通過加入cascode管使其漏源電壓相等和增加、、的面積減小隨機失配兩種途徑來實現。E.噪聲的考慮帶隙基準的噪聲重要是指中低頻（）的噪聲，高于這個頻段的噪聲會被電容濾掉，事實上如果帶隙基準外接量級的片外電容，那么只需考慮1kHz一下的低頻噪聲。上圖中，由于晶體管、、產生的噪聲電流在漏端產生的噪聲電壓要比晶體管~的噪聲電壓在漏端產生的噪聲電壓小倍，因此晶體管、、的噪聲能夠忽視不計；另外，晶體管、、產生的噪聲電壓在中低頻范疇內被強源級負反饋克制掉，因此也能夠忽視不計下面計算帶隙基準的噪聲。MOS管的噪聲能夠用一種與其并聯的電流源來表達，以下圖：單位的平均功率電流為：第一項為熱噪聲，第二項為噪聲，其中和是與工藝有關的常數。運放產生的等效輸入噪聲電壓（實際為電壓的平方，表達在1歐姆電阻上產生的噪聲功率）為：現在求這個噪聲電壓到輸出端的增益，以下圖所示：假設等于，另：由基爾霍夫電流定律：得到：又由于：因此運放噪聲在輸出端產生的電壓為：的在輸出端產生的噪聲電壓能夠用下圖計算出：假設等于，由基爾霍夫電流定律：得到：又由于：因此的噪聲電流在輸出端產生的噪聲電壓為：同理可得的噪聲電流在輸出端產生的噪聲電壓為：的噪聲電流在輸出端產生的噪聲電壓為：兩個電阻在輸出產生的噪聲電壓為：電阻在輸出產生的噪聲電壓為：現在計算電阻在輸出產生的噪聲電壓，以下圖所示：設三極管和的小信號電阻分別為和，由于流過三極管的電流相等，因此這兩個電阻相等，由基爾霍夫定律：得到：得出電阻在輸出產生的噪聲電壓為：能夠得到總的輸出噪聲電壓為：普通來說，有：那么，能夠得到：假設：將噪聲簡化，得到：其中：現在計算和：其中：之前設計的電阻比例為：因此有：因此：因此：將噪聲體現式簡化，得到：之運用前得到的產生400mV輸出電壓的電阻體現式：將N=8帶入，繼續簡化，得到：假設流過、、的電流較大，將它們工作在強反型區，為了減少功耗，減小了流過~的電流，將它們工作在亞閾區，運用跨導公式：得到：之前推導得到，在輸出帶隙基準電壓為零溫度系數的條件下，與的關系為：帶入噪聲體現式，得：繼續化簡，得到體現式：由上面的噪聲體現式能夠看出，一但電阻、、比例擬定后，運放在輸出端產生的噪聲電壓就與的大小無關了。要減小運放的等效輸入熱噪聲電壓，只有一種選擇，就是是增加運放的偏置電流。要減小運放的等效輸入噪聲電壓，能夠增加或，也能夠增加或。由晶體管、、產生的熱噪聲電壓與有關，能夠看到，減小不僅減小了電阻本身產生的熱噪聲電壓，并且減小了晶體管、、產生的熱噪聲電壓，付出的代價是流過晶體管、、的電流增加，功耗變大。由上面公式還能夠看出，晶體管、、產生的噪聲電壓也與有關，要減小噪聲電壓，能夠增加，或者減小。通過上面的討論可知：要減小帶隙基準的噪聲，一是要減小運放的等效輸入噪聲電壓，能夠通過增加電流和晶體管的尺寸來實現。二是要減小電阻和、、的噪聲，不僅能夠通過增加尺寸來實現，還能夠通過在保持、、比例不變的狀況下減小來實現，代價是電流增加，造成功耗增加。因此，帶隙基準的噪聲與功耗和面積是一對矛盾的東西，只能在三者之間折衷。F.電路參數設計上圖為帶隙基準電路構造，在前面敘述中，我們得到了產生輸出400mV零溫度系數電壓的電阻比例：由流過電流的公式：能夠選擇電阻進而擬定其它電阻，將設為，得到的值：進而得到：加大、、的尺寸既能夠提高它們的匹配從而提高低頻PSRR，又能夠減少噪聲，因此其溝道長度應當獲得較大，這里取，溝道寬度選擇，finger數等于4，如果finger數取太大，會造成運放反饋環路穩定性下降。由于、與、、是電流鏡關系，因此其寬長比與、、相似，但是finger數能夠不相似，由于運放反饋環路中非主級點在柵極，因此流過的電流能夠大一點將非主級點外推，finger數取4。對于，原則上加大finger數能夠增加流過它的電流，減小~的熱噪聲，但是由于噪聲在低頻時占更大的比重，它與電流無關，故加太多電流不會減小太多的熱噪聲，并且浪費功耗，因此將的finger數取2即可，電流為流過的二分之一。對于、、，大的溝道長度使它們的源極電壓趨于相等，有助于改善、、小信號輸出阻抗的匹配，提高低頻PSRR，在這里，、、的尺寸和、、設為相似。對于到，必須增加尺寸，以減小噪聲。~的尺寸設為，finger數等于8，~的尺寸設為，finger數等于2，為了減小失調，的尺寸設為，finger數等于8。為了提高負反饋環路的穩定性，使用電容，大小為，finger數等于4。三極管選發射結面積為的管，較大的發射結面積能夠減小正向導通壓降，從而減少了電源電壓。在推導帶隙基準溫度系數體現式中，默認電阻的溫度系數為零，事實上電阻也是有溫度系數的，那么，在選擇電阻材料時要盡量選擇溫度系數低的材料。工藝有下列幾個電阻，它們的溫度系數和方塊電阻列表以下：電阻種類器件名TC1R-sheetSiliciden+diffusionrndifSilicidep+diffusionrpdifSiliciden+polyrnpoSilicidep+polyrppoNwellunderstirnwsti1120ohmNwellunderaarnwaa453ohmNon-siliciden+diffusionrndifsab70ohmNon-silicidep+diffusionrpdifsab147ohmNon-siliciden+polyrnposab267ohmNon-silicidep+polyrpposab317ohm從上圖能夠看到，非硅化p+多晶硅電阻含有遠不大于其它種類電阻的溫度系數和較大的方塊電阻，因此選擇非硅化p+多晶硅電阻。尺寸以下表列出：電阻名稱尺寸Finger數阻值8、、、3926G.啟動電路該帶隙基準有三個簡并點，第一種簡并點為正常狀態，輸出400mV基準電壓，第二個簡并點為全部晶體管都關斷、三極管截止的狀態，此時電路里沒有電流流過，第三個簡并點是這樣的，只有三極管處在關斷狀態，和導通，有電流流過，此時運放正負輸入端電壓相等，和柵極電壓穩定在一種隨機值，輸出電壓在0mV到400mV之間（遠不大于400mV靠近0V）。為了使電路在啟動時不至于錯誤的工作在兩個簡并點上，必須加額外的啟動電路，使電源上電完能夠確保電路工作在正常狀態。黑圈內是該帶隙基準的啟動電路，由晶體管、、構成（柵極接地）。下面闡明工作原理：一開始電源沒上電時，全部節點電壓都為零。當電源電壓上升時，由于沒有電流流過二極管連接的，因此的柵極電壓將跟隨電源電壓變化，當電源電壓上升到不不大于管的閾值電壓時，和導通，有電流流入和的柵極，由于柵極對地能夠當作是一種大電容，并且是倒比管，跨導即驅動能力很小，因此這個節點電壓上升速度非常緩慢，在電源電壓不高的時候能夠認為是近似接地，因此的柵源電壓隨著電源電壓的升高繼續增大，電流經流入柵極，造成其柵極電壓增大，如圖中黃色線所示，此時柵極電壓被拉到靠近地的電位。隨著電源電壓繼續上升，和導通，柵源電壓逐步增大，和漏極電壓開始上升，直到導通三極管和，此時，柵極電壓上升到足矣關斷的程度，流過的電流最后減為零，由于此時啟動電路已經不參加反饋，因此電路固有的負反饋使電路最后工作在正常狀態。通過增加的寬長比、減小的寬長比以及增加的尺寸，能夠提高啟動電路的速度。全部管子的尺寸在下表列出。器件名稱尺寸器件名稱尺寸H.仿真成果溫度系數仿真由于帶隙基準的電源電壓規定是到，仿真兩種電源電壓下不同Corner角的溫度系數，溫度從-40°變化到80°。下圖為電源電壓為時不同Corner角下輸出電壓隨溫度變化的曲線：由的溫度系數體現式：能夠看出，三極管導通電壓隨Corner角的變化同樣影響了的溫度系數，造成在不同Corner角下溫度系數不同。事實上也能夠這樣解釋，之前已經闡明，BJT的負溫度系數電壓幾乎不隨Corner角變化，這個結論是建立在BJT的電流不隨Corner角變化的前提下的，事實上，當Corner變化后，電阻阻值的變化引發了偏置電流的變化，從而造成BJT的負溫度系數電壓的變化。在typical狀況下，正溫度系數與負溫度系數剛好抵消，因此曲線呈開口向下的拋物線形狀，在fastCorner角，由于變大，造成負溫度系數變小，從而正溫度系數項占優勢，因此輸出電壓隨溫度升高直線增加。在slowCorner角，由于變小，造成負溫度系數變大，從而負溫度系數項占優勢，因此輸出電壓隨溫度升高直線減小。下表總結了電源電壓為時輸出電壓的數據。Corner輸出電壓變化量溫度系數typical407mV℃fast415mV℃slow399mV℃下表總結了電源電壓為時輸出電壓的數據。Corner輸出電壓變化量溫度系數typical407mV9ppm/℃fast415mV35ppm/℃slow399mV℃能夠看到，輸出電壓幾乎不隨電源電壓變化，但是隨Corner角變化比較大，因素解釋以下：測量Corner角下電阻和三極管導通電壓變化的關系，得到：Cornertypical692mVfast713mVslow31k674mV由帶隙基準輸出電壓體現式：得到下表：Cornertypicalfastslow能夠看出，即使電阻的比值在不同Corner角下稍有變化，但是影響輸出電壓變化的重要因素是三極管導通電壓，將減小能夠減少輸出電壓隨Corner角變化的程度，但是輸出電壓會變低。PSRR的仿真下圖為typicalCorner角常溫時電源電壓為時PSRR的曲線：PSRR在DC時為-89dB，在1MHz時為-19dB。由于在全部Corner角下1MHz的PSRR都約等于-20dB，因此下面不再列出1MHz時的PSRR。下表總結了電源電壓為時低頻PSRR的數據。Corner-40°27°80°typical-99dB-89dB-86dBfast-66dB-86dB-91dBslow-80dB-86dB-85dB下表總結了電源電壓為時PSRR的數據。Corner-40°27°80°typical-91dB-90dB-88dBfast-91dB-89dB-87dBslow-92dB-90dB-89dB能夠看出，除去-40°fastCorner角，帶隙基準的低頻PSRR最高-99dB，最低為-80dB，在大多數Corner角下為-90dB左右，唯獨在電源電壓、溫度為-40°、fastCorner角時，PSRR降到了-66dB，因素解釋以下：上圖為在電源電壓、溫度為-40°、fastCorner角時帶隙基準部分電路的截圖，能夠看到與漏端電壓為，漏端電壓為，它們之差為。看看在其它Corner角下這兩端電壓之差，下表列出：電源電壓為時：Corner-40°27°80°typicalfastslow電源電壓為時：Corner-40°27°80°typicalfastslow能夠發現在電源電壓、溫度為-40°、fastCorner角時漏端電壓與漏端電壓之差遠遠不不大于其它Corner角。由于晶體管的跨導和輸出阻抗要隨漏源電壓變化，因此在電源電壓、溫度為-40°、fastCorner角時，與跨導和輸出阻抗匹配程度最差，根據之前推導的PSRR體現式：能夠看出，在與跨導和輸出阻抗匹配很差的狀況下，PSRR會變差，下面解釋為什么在電源電壓、溫度為-40°、fastCorner角時與漏端電壓之差最大。對于晶體管來說，它工作在飽和區的條件是其漏端電壓必須不大于的閾值電壓，并且漏端電壓等于三極管的導通電壓，也就是說要滿足：現在測量在各個Corner角下變化的狀況，列表以下：電源電壓為時的值：Corner-40°27°80°typical806mV-900mV=-94mV692mV-850mV=-158mV600mV-810mV=-210mVfast827mV-819mV=8mV713mV-768mV=-55mV621mV-727mV=-106mVslow791mV-978mV=-187mV672mV-926mV=-254mV580mV-890mV=-310mV電源電壓為時的值：Corner-40°27°80°typical=-544mV=-608mV=-670mVfast=-413mV=-477mV=-529mVslow=-669mV=-737mV=-800mV在電源電壓、溫度為-40°、fastCorner角時，三極管導通壓降最大，并且超出了晶體管的閾值電壓，造成晶體管進入線性區，漏源電壓下降，輸出阻抗下降，從而使漏端電壓與漏端電壓之差變大，造成與不匹配，減少了PSRR。由于的體是接在電源電壓上，而源級電壓不會隨隨電源電壓變化，因此當電源電壓升高到后，由于體效應，的閾值電壓會升高到左右，使工作在飽和區，因此在電源電壓、溫度為-40°、fastCorner角時，PSRR能夠達成-91dB。要解決電源電壓、溫度為-40°、fastCorner角時PSRR很差這個問題，能夠將的源極電壓升高，將輸出電阻分成兩個大小相等阻值為二分之一的電阻，串聯在輸出端，將、、的柵極接到這兩個電阻中間，將柵極電壓偏置到，這樣在全部Corner角下都工作在飽和區了，修改的電路以下圖所示：下表總結了電源電壓為時，修改后的電路的低頻PSRR數據。Corner-40°27°80°typical-97dB-94dB-88dBfast-103dB-93dB-87dBslow-81dB-94dB-90dB現在，fastCorner、-40度的PSRR有-103dB，比之前提高了37dB。最差PSRR發生在slowCorner、-40度，為-81dB。重新測量溫度特性，成果與修改之前的電路基本相似。啟動電路的仿真下表列出了在各個Corner角下啟動電路的啟動時間數據，啟動電路上電時間設為1ms：電源電壓為時：Corner-40°27°80°typical791us745us703usfast733us680us665usslow848us797us773us電源電壓為時：Corner-40°27°80°typical348us318us301usfast313us296us278usslow367us344us328us電源電壓越高，啟動電路速度越快，晶體管的閾值電壓越小，啟動速度越快。在、fastCorner、80度下，啟動時間最快，為278us，最慢是、slowCorner、-40度下，啟動時間為848us。功耗的仿真由于、、、的尺寸同樣，因此流過它們的電流相等，的尺寸為的二分之一，因此流過的電流也為的二分之一，故總電流等于：由于得溫度系數很小，因此只需計算Corner角下功耗的數據，附上在Corner角下的數值。Cornertypicalfastslow31k計算得到：仿真成果顯示，電源電壓為時：Corner-40°27°80°typicalfastslow電源電壓為時：Corner-40°27°80°typicalfastslow帶隙基準的消耗的電流最少為，最多為。噪聲的仿真仿真在typicalCorner、常溫、電源電壓在下，頻率從1Hz到100kHz內的噪聲電壓曲線，得到下圖：在1Hz時，輸出噪聲電壓為，在100kHz時，輸出噪聲電壓為，將噪聲在整個頻帶內積分，得到總噪聲電壓為：，帶隙基準產生的輸出噪聲電壓非常大，下面為Corner角的數據。電源電壓為時：Corner-40°27°80°typicalfastslow電源電壓為時：Corner-40°27°80°typicalfastslow最差狀況下輸出噪聲電壓為，不大于1mV。要減小輸出噪聲，必須將電阻阻值減小，這就意味著功耗的增加，同時要增加晶體管的尺寸，意味著面積的增加，本次設計中為了減少功耗和面積，噪聲性能自然比較低。環路穩定性的仿真在柵極與柵極處斷開反饋環路，加入1T亨的大電感和1T法的大電容，連接方式以下圖所示：在電容底端接一電壓源，交流信號設立為1，相位設立為零，在柵極測得的幅頻特性曲線即為帶隙基準的環路增益，在電源電壓為、typicalCorner、常溫時測得的曲線以下圖所示：可知低頻環路增益為，相位裕度為61°，仿真全部Corner角下的低頻環路增益和相位裕度。電源電壓為時：Corner-40°27°80°typical，°，61°，64°fast，°，°，°slow53dB，°，°49dB，°電源電壓為時：Corner-40°27°80°typical，56°，°，°fast，57°，61°，63°slow，°，°，°在全部狀況下，增益最低為在slowCorner、80°時，為49dB。由