數字電子技術第四章組合邏輯電路

第四章組合邏輯電路4.2組合邏輯電路的設計

4.1組合邏輯電路的分析4.4若干典型的組合邏輯集成電路教學基本要求1.熟練掌握組合邏輯電路的分析方法和設計方法2.掌握譯碼器、數據選擇器的邏輯功能及其應用；組合邏輯電路的一般框圖Li=f(A1,A2,…,An)(i=1,2,…,m)工作特征:組合邏輯電路工作特點:在任何時刻，電路的輸出狀態只取決于同一時刻的輸入狀態而與電路原來的狀態無關。

序關于組合邏輯電路結構特征:1、輸出、輸入之間沒有反饋延遲通路，2、不含記憶單元

每一個輸出變量是全部或部分輸入變量的函數：L1=f1（A1、A2、…、Ai）L2=f2（A1、A2、…、Ai）

……Lj=fj（A1、A2、…、Ai）

組合邏輯電路的特點分析思路：根據給定邏輯電路，找出輸出輸入間的邏輯關系，從而確定電路的邏輯功能。1、根據邏輯圖寫出各邏輯門輸出端的邏輯表達式，對于中間變量最好在寫出表達式的同時化簡，以免積累到最后。2、化簡總輸出端的邏輯表達式。3、列出真值表（當然比較簡單的表達式這一步可以省略）4、用文字描述其功能。

4.1組合邏輯電路分析一.組合邏輯電路分析二.組合邏輯電路的分析步驟：

三、組合邏輯電路的分析舉例

例1分析如圖所示邏輯電路的功能。1.根據邏輯圖寫出輸出函數的邏輯表達式2.列寫真值表。10010110111011101001110010100000CBA001111003.確定邏輯功能：解：輸入變量的取值中有奇數個1時，L為1，否則L為0,電路具有為奇校驗功能。如要實現偶校驗，電路應做何改變？1、邏輯抽象：根據實際邏輯問題的因果關系確定輸入、輸出變量，并規定它們的符號與邏輯取值(即規定它們何時取值0，何時取值1)2、根據邏輯描述列出真值表；3、由真值表寫出邏輯表達式;5、畫出邏輯圖。4、根據器件的類型,簡化和變換邏輯表達式二、組合邏輯電路的設計步驟

一、組合邏輯電路的設計：根據實際邏輯問題，求出所要求邏輯功能的最簡單邏輯電路。4.2組合邏輯電路的設計例1某火車站有特快、直快和慢車三種類型的客運列車進出，試用兩輸入與非門和反相器設計一個指示列車等待進站的邏輯電路，3個指示燈一、二、三號分別對應特快、直快和慢車。列車的優先級別依次為特快、直快和慢車，要求當特快列車請求進站時，無論其它兩種列車是否請求進站，一號燈亮。當特快沒有請求，直快請求進站時，無論慢車是否請求，二號燈亮。當特快和直快均沒有請求，而慢車有請求時，三號燈亮。解：1、邏輯抽象。輸入信號:I0、I1、I2分別為特快、直快和慢車的進站請求信號且有進站請求時為1，沒有請求時為0。輸出信號:L0、L1、L2分別為3個指示燈的狀態，且燈亮為1，燈滅為0。輸入輸出I0I1I2L0L1L20000001××10001×010001001根據題意列出真值表(2)寫出各輸出邏輯表達式。L0=I0

輸入輸出I0I1I2L0L1L20000001××10001×010001001真值表2、根據真值表寫出各輸出邏輯表達式。L0=I0

3、根據要求將上式變換為與非形式

4、根據輸出邏輯表達式畫出邏輯圖。例2：設計一個三人表決電路，結果按“少數服從多數”的原則決定。000001010011100101110111ABC00010111

L三人表決電路真值表解(1)：設置輸入變量和輸出變量。(2)列真值表

輸入變量A、B、C：

同意為邏輯“1”，不同意為邏輯“0”。

輸出變量L：通過為邏輯“1”，沒通過為邏輯“0”。得最簡與—或表達式：（4）畫出邏輯圖:

（5）如果，要求用與非門實現該邏輯電路，就應將表達式轉換成與非—與非表達式：畫出邏輯圖。

（3）用卡諾圖化簡。ABC0000111110

A

B

C11110000例3：有A、B、C三名裁判，裁判用0表示不合格，用1表示合格。當有兩名或者兩名以上的裁判認為運動員的動作合格時，輸出為1；否則輸出為0。要求用2輸入與非門實現此電路，寫出步驟，畫出邏輯電路圖。例4：設計一個三人表決器，有A、B、C三個裁判，A為主裁判，B、C為副裁判，只有兩個或兩個以上的裁判同時同意時（其中一個為主裁判）結果才有效，試用門電路實現此電路4.4若干典型的組合邏輯集成電路4.4.2譯碼器4.4.3數據選擇器譯碼器的分類：

譯碼：譯碼是編碼的逆過程，它能將二進制碼轉換為對應的輸出信號1譯碼器的概念與分類譯碼器：具有譯碼功能的邏輯電路稱為譯碼器。唯一地址譯碼器代碼變換器將一系列代碼轉換成與之一一對應的有效信號。將一種代碼轉換成另一種代碼。二進制譯碼器二—十進制譯碼器顯示譯碼器常見的唯一地址譯碼器：4.4.2

譯碼器二進制譯碼器

當使能輸入端EI為有效電平時，對應每一組輸入代碼，只有其中一個輸出端為有效電平，其余輸出端則為相反電平。n個輸入端1個使能輸入端EI2n個輸出端設輸入端的個數為n，輸出端的個數為M則有M=2n2線-4線譯碼器的邏輯電路(分析）

LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表(a)74HC139集成譯碼器

(1.)二進制譯碼器LHHHHHLHLHHLHLHHLHHLLHHHLLLLHHHH××HY3Y2Y1Y0A0A1E輸出輸入功能表2、集成電路譯碼器(b)74HC138集成譯碼器引腳圖邏輯圖LHHHHHHHHHHLLHHLHHHHHHLHHLLHHHLHHHHHHLHLLHHHHLHHHHLLHLLHHHHHLHHHHHLLLHHHHHHLHHLHLLLHHHHHHHLHHLLLLHHHHHHHHLLLLLLHHHHHHHHH×××××LHHHHHHHH×××HX×HHHHHHHH××××H×A2E3輸出輸入A1A0一個3線–8線譯碼器能產生三變量函數的全部最小項?；谶@一點用該器件能夠方便地實現三變量邏輯函數。~3線–8線譯碼器的~

含三變量函數的全部最小項。Y0Y7基于這一點用該器件能夠方便地實現三變量邏輯函數。用譯碼器實現邏輯函數。...當E3=1，E2=E1=0時譯碼器的應用用一片74HC138實現函數首先將函數式變換為最小項之和的形式在譯碼器的輸出端加一個與非門，即可實現給定的組合邏輯函數.(2.)集成二–十進制譯碼器（8421BCD譯碼器）：74HC42A0A1A2Y0Y1Y2Y3Y4Y5Y6Y7E3E2E1A3Y8Y9功能：將輸入的8421BCD的10個代碼譯成為10個高、低電平輸出信號。

功能表集成二–十進制譯碼器——7442BCD代碼顯示譯碼器數碼顯示器

(3.)顯示譯碼器

七段顯示器數字設備中用得較多的為七段顯示器。它們由七段可發光的字段組合而成。常用的有半導體發光二極管構成的顯示器和液晶顯示器等。

abcdefgDPagfCOMbcedDPabcdefgDP發光字段，由管腳a~g電平控制是否發光。小數點，需要時才點亮。顯示的數字形式共陽接法

共陰接法

半導體數碼顯示器內部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V串接限流電阻

a~g和DP為低電平時才能點亮相應發光段。

a~g和DP為高電平時才能點亮相應發光段。

RR共陽極共陰極半導體發光二極管構成的七段顯示器有兩種：共陰極和共陽極。思考題1：共陰極七段顯示器如果要顯示數字3，

a、b、c、d、e、f、g

應該分別為什么電平？答：a、b、c、d、e、f、g為H、H、H、H、L、L、

H

七段顯示譯碼器將8421BCD代碼譯成數碼管所需的驅動信號。七段顯示譯碼器ABCDbcdefga8421BCD代碼顯示譯碼器輸入：8421BCD代碼輸出：譯碼結果驅動相應的七段數碼管顯示正確的數字abcdefgagfCOMbcedabcdefg共陰結構abcdefg111與“1”電平驅動(輸出高電平有效）的顯示譯碼器配合使用；共陽結構000abcdefgVCC與“0”電平驅動（輸出低電平

有效）的顯示譯碼器配合使用。思考題2：七段顯示譯碼器輸出a、b、c、d、e、f、g為？電平，能驅動共陰極接法數碼顯示器顯示數字5？答案：a、b、c、d、e、f、g為H、L、H、

H、L、H、HabcdefgagfCOMbced集成顯示譯碼器74HC4511（BCD七段顯示譯碼器）1234567816151413121110974HC4511輸出：接數碼顯示器輸入輸入（1）外引線排列圖控制端（2）邏輯符號74HC4511LTHHLHHHHHLLHHHL9HHHHHHHLLLHHHL8LLLLHHHHHHLHHL7HHHHHLLLHHLHHL6HHLHHLHHLHLHHL5HHLLHHLLLHLHHL4HLLHHHHHHLLHHL3HLHHLHHLHLLHHL2LLLLHHLHLLLHHL1LHHHHHHLLLLHHL0gfedcba字形輸出輸入十進制或功能D3D2D1D0BLLECMOS七段顯示譯碼器74HC4511功能表**××××HHH鎖存熄滅LLLLLLL××××HL×滅燈HHHHHHH××××L××燈測試熄滅LLLLLLLHHHHHHL15熄滅LLLLLLLLHHHHHL14熄滅LLLLLLLHLHHHHL13熄滅LLLLLLLLLHHHHL12熄滅LLLLLLLHHLHHHL11熄滅LLLLLLLLHLHHHL10LTgfedcba字形輸出輸入十進制或功能BLLED3