第10章SignalTapⅡ嵌入式邏輯分析儀的使用

10.1在設計中嵌入SignalTapⅡ邏輯分析儀10.2在SOPCBuilder中使用SignalTapⅡ邏輯分析儀

10.3在DSPBuilder中使用SignalTapⅡ邏輯分析儀

思考題

10.1在設計中嵌入SignalTapⅡ邏輯分析儀 在設計中嵌入SignalTap?Ⅱ邏輯分析儀有兩種方法：第一種方法是建立一個SignalTap?Ⅱ文件(.stp)，然后定義STP文件的詳細內容；第二種方法是用MegaWizardPlug-InManager建立并配置STP文件，然后用MegaWizard實例化一個HDL輸出模塊。圖10.1給出用這兩種方法建立和使用SignalTap?Ⅱ邏輯分析儀的過程。圖10.1SignalTap?Ⅱ操作流程 10.1.1使用STP文件建立嵌入式邏輯分析儀 1．創建STP文件

STP文件包括SignalTap?Ⅱ邏輯分析儀設置部分和捕獲數據的查看、分析部分。創建一個STP文件的步驟如下： (1)在Quartus?Ⅱ軟件中，選擇File→New命令。 (2)在彈出的New對話框中，選擇OtherFiles標簽頁，從中選擇SignalTap?ⅡFile，如圖10.2所示。圖10.2新建一個STP文件 (3)點擊OK按鈕確定，一個新的SignalTap?Ⅱ窗口如圖10.3所示。圖10.3SignalTap?Ⅱ窗口 上面的操作也可以通過Tools→SignalTap?ⅡLogicAnalyzer命令完成，這種方法也可以用來打開一個已經存在的STP文件。 2．設置采集時鐘 在使用SignalTap?Ⅱ邏輯分析儀進行數據采集之前，首先應該設置采集時鐘。采集時鐘在上升沿處采集數據。設計者可以使用設計中的任意信號作為采集時鐘，但Altera建議最好使用全局時鐘，而不要使用門控時鐘。使用門控時鐘作為采集時鐘，有時會得到不能準確反映設計的不期望數據狀態。Quartus?Ⅱ時序分析結果給出設計的最大采集時鐘頻率。 設置SignalTap?Ⅱ采集時鐘的步驟如下： (1)在SignalTap?Ⅱ邏輯分析儀窗口選擇Setup標簽頁。 (2)點擊Clock欄后面的BrowseNodeFinder按鈕，打開NodeFinder對話框。 (3)在NodeFinder對話框中，在Filter列表中選擇SignalTap?Ⅱ:pre-synthesis。 (4)在Named框中，輸入作為采樣時鐘的信號名稱；或點擊List按鈕，在NodesFound列表中選擇作為采集時鐘的信號。 (5)點擊OK確定。 (6)在SignalTap?Ⅱ窗口中，設置作為采樣時鐘的信號顯示在Clock欄中。 用戶如果在SignalTap?Ⅱ窗口中沒有分配采集時鐘，Quartus?Ⅱ軟件會自動建立一個名為auto_stp_external_clk的時鐘引腳。在設計中用戶必須為這個引腳單獨分配一個器件引腳，在用戶的印刷電路板(PCB)上必須有一個外部時鐘信號驅動該引腳。 3．在STP文件中分配信號 在STP文件中，可以分配下面兩種類型的信號： (1)?Pre-synthesis：該信號在對設計進行Analysis&Elaboration操作以后存在，這些信號表示寄存器傳輸級(RTL)信號。 在SignalTap?Ⅱ中要分配Pre-synthesis信號，應選擇Processing→StartAnalysis&Elaboration命令。對設計進行修改以后，如果要在物理綜合之前快速加入一個新的節點名，使用這項操作特別有用。 (2)?Post-fitting：該信號在對設計進行物理綜合優化以及布局、布線操作后存在。 4．分配數據信號 (1)首先完成設計的Analysis&Elaboration或Analysis&Synthesis，或全編譯過程。 (2)在SignalTap?Ⅱ邏輯分析儀窗口，點擊Setup標簽頁。 (3)在STP窗口的Setup標簽頁中雙擊鼠標左鍵，彈出NodeFinder對話框。 (4)在NodeFinder對話框的Filter列表中選擇SignalTap?Ⅱ:pre-synthesis或SignalTap?Ⅱ:post-fitting。 (5)在Named框中輸入節點名、部分節點名或通配符，點擊List按鈕查找節點。 (6)在NodesFound列表中選擇要加入STP文件中的節點或總線。 (7)點擊“>”按鈕將選擇的節點或總線拷貝到SelectedNodes列表中。 (8)點擊OK按鈕，將選擇的節點或總線插入STP文件，如圖10.4所示。圖10.4分配數據信號 5．邏輯分析儀觸發控制 邏輯分析儀觸發控制包括設置觸發類型和觸發級數。 1)觸發類型選擇Basic

如果觸發類型選擇Basic，在STP文件中必須為每個信號設置觸發模式(TriggerPattern)。SignalTap?Ⅱ邏輯分析儀中的觸發模式包括：Don’tCare(無關項觸發)，Low(低電平觸發)，High(高電平觸發)，FallingEdge(下降沿觸發)，RisingEdge(上升沿觸發)以及EitherEdge(雙沿觸發)。 當選定觸發級數的所有信號的“邏輯與”結果為TRUE時，SignalTap?Ⅱ邏輯分析儀開始捕捉數據，如圖10.5所示。圖10.5設置觸發模式 2)觸發類型選擇Advanced

如果觸發類型選擇Advanced，則設計者必須為邏輯分析儀建立觸發條件表達式。一個邏輯分析儀最關鍵的特點就是它的觸發能力。如果不能很好地為數據捕獲建立相應的觸發條件，邏輯分析儀就可能無法幫助設計者調試設計。 在SignalTap?Ⅱ邏輯分析儀中，使用如圖10.6所示的高級觸發條件編輯器(AdvancedTriggerConditionEditor)，用戶可以在簡單的圖形界面中建立非常復雜的觸發條件。設計者只需要將運算符拖動到觸發條件編輯器窗口中，即可建立復雜的觸發條件。圖10.6高級觸發條件編輯器 3)觸發級數選擇

SignalTap?Ⅱ邏輯分析儀的多級觸發特性為設計者提供了更精確的觸發條件設置功能。 在多級觸發中，SignalTap?Ⅱ邏輯分析儀首先對第一級觸發模式進行觸發；當第一級觸發表達式滿足條件，測試結果為TRUE時，SignalTap?Ⅱ邏輯分析儀對第二級觸發表達式進行測試；依次類推，直到所有觸發級完成測試，并且最后一級觸發條件測試結果為TRUE時，SignalTap?Ⅱ邏輯分析儀開始捕獲信號狀態。 在圖10.3的觸發級數選擇列表中選擇觸發級數，SignalTap?Ⅱ邏輯分析儀最大可以選擇觸發級數為10級。 6．指定采樣點數及觸發位置 在觸發事件開始之前，用戶可以指定要觀測數據的采樣點數，即數據存儲深度，以及觸發事件發生前后的采樣點數。在STP文件窗口的Data欄中，在Sampledepth列表中可以選擇邏輯分析儀的采樣點數；在Bufferacquisitionmode欄中，在Circular列表中可以選擇超前觸發數據和延時觸發數據之間的比例，其中： ·

Pretriggerposition：保存觸發信號發生之前的信號狀態信息(88％觸發前數據，12％觸發后數據)； ·

Centertriggerposition：保存觸發信號發生前后的數據信息，各占50％； ·

Posttriggerposition：保存觸發信號發生之后的信號狀態信息(12％觸發前數據，88％觸發后數據)； ·

Continuoustriggerposition：連續保存觸發采樣數據，直到設計者停止采集數據為止。 觸發位置設置允許用戶指定SignalTap?Ⅱ邏輯分析儀在觸發信號發生前后需要捕獲的采樣點數。采集數據被放置在一個環形數據緩沖區中。在數據采集過程中，新的數據可以替代舊的數據，如圖10.7所示。這個環形數據緩沖區的大小等于用戶設置的數據存儲深度。圖10.7環形數據緩沖區 7．編譯嵌入SignalTapⅡ邏輯分析儀的設計 配置好STP文件以后，在使用SignalTap?Ⅱ邏輯分析儀之前必須編譯Quartus?Ⅱ設計工程。 首次建立并保存STP文件時，Quartus?Ⅱ軟件自動將STP文件加入工程中。也可以采用下面的步驟手動添加STP文件： (1)選擇Assignments→Settings命令，彈出Settings對話框。 (2)在Category列表中選擇SignalTap?ⅡLogicAnalyzer。 (3)在SignalTap?ⅡLogicAnalyzer頁中，使能EnableSignalTap?ⅡLogicAnalyzer選項。 (4)在SignalTap?ⅡFileName欄中輸入STP文件名。 (5)點擊OK按鈕確認。 (6)選擇Processing→StartCompilation命令開始編譯。 10.1.2使用MegaWizardPlug-InManager建立嵌入式邏輯分析儀 使用MegaWizardPlug-InManager建立SignalTap?Ⅱ邏輯分析儀不需要建立STP文件。MegaWizardPlug-InManager生成一個可以在設計中實例化的HDL文件。 1．建立SignalTap

Ⅱ邏輯分析儀的HDL描述 在Quartus?Ⅱ軟件中，執行SignalTap?Ⅱ兆函數(Megafunction)可以很容易地使用MegaWizardPlug-InManager建立SignalTap?Ⅱ邏輯分析儀。步驟如下： (1)在Quartus?Ⅱ軟件中選擇Tools→MegaWizardPlug-InManager命令。 (2)在彈出的MegaWizardPlug-InManager對話框中選擇Createanewcustommegafunctionvariation項。 (3)點擊Next按鈕。 (4)在彈出的對話框中選擇SignalTap?ⅡLogicAnalyzer，并選擇輸出文件類型，輸入SignalTap?Ⅱ兆函數名，如圖10.8所示。圖10.8建立SignalTap?Ⅱ邏輯分析儀 (5)點擊Next按鈕。 (6)在彈出的下一個對話框中，指定邏輯分析儀的采樣深度(Sampledepth)、存儲器類型(RAMtype)、數據輸入端口寬度(Datainputportwidth)、觸發輸入端口寬度(Triggerinputportwidth)以及觸發級數(Triggerlevels)，如圖10.9所示。圖10.9設置邏輯分析儀參數 (7)點擊Next按鈕。 (8)通過選擇Basic或Advanced設置每一級觸發選項，如圖10.10所示。圖10.10設置每一級的觸發選項 (9)點擊Finish按鈕，完成建立SignalTap?Ⅱ邏輯分析儀HDL描述的過程。 如果在第(8)步中選擇了Advanced，將彈出如圖10.6所示的高級觸發條件編輯器界面。 2．SignalTapⅡ兆函數端口 表10.1給出了SignalTap?Ⅱ兆函數端口的描述。表10.1SignalTapⅡ兆函數端口

3．在設計文件中實例化SignalTapⅡ邏輯分析儀 在設計中實例化SignalTap?Ⅱ邏輯分析儀的過程與實例化其他VHDL或VerilogHDL兆函數相同。在設計中實例化SignalTap?Ⅱ文件以后，為了在目標FPGA器件中適配邏輯分析儀，必須編譯Quartus?Ⅱ工程文件。圖10.11所示為SignalTap?Ⅱ邏輯分析儀的實例化結果。圖10.11SignalTap?Ⅱ邏輯分析儀實例化結果 編譯完加入了SignalTap?Ⅱ邏輯分析儀實例化模塊的設計工程以后，要捕獲并觀測數據，必須從SignalTap?ⅡMegaWizard的輸出文件建立STP文件。選擇File→Create/UpdateMenu→CreateSignalTap?ⅡFilefromDesignInstance(s)命令，輸入STP文件名，則根據SignalTap?ⅡMegaWizard中的設置自動建立并打開STP文件。 10.1.3SignalTap?Ⅱ分析器件編程 在設計中嵌入SignalTal?Ⅱ邏輯分析儀并編譯完成以后，打開STP文件，完成嵌入SignalTap?Ⅱ邏輯分析儀器件編程的步驟如下： (1)在STP文件中，在JTAGChain設置部分選擇嵌入SignalTap?Ⅱ邏輯分析儀的SRAM對象文件(.sof)。 (2)點擊ScanChain按鈕。 (3)在Device列表中選擇目標器件。 (4)點擊ProgramDevice圖標進行器件編程，如圖10.12所示。圖10.12SignalTap?Ⅱ邏輯分析儀編程 10.1.4查看SignalTap?Ⅱ采樣數據 在SiganlTap?Ⅱ窗口中，選擇RunAnalysis或AutoRunAnalysis按鈕啟動SignalTap?Ⅱ邏輯分析儀。當觸發條件滿足時，SignalTap?Ⅱ邏輯分析儀開始捕獲數據。

SignalTap?Ⅱ工具條上有四個執行邏輯分析儀選項，如圖10.13左上角所示，其中： ·

RunAnalysis：單步執行SignalTap?Ⅱ邏輯分析儀。即執行該命令后，SignalTap?Ⅱ邏輯分析儀等待觸發事件，當觸發事件發生時開始采集數據，然后停止。

AutoRunAnalysis：執行該命令后，SignalTap?Ⅱ邏輯分析儀連續捕獲數據，直到用戶按下StopAnalysis為止。 ·

StopAnalysis：停止SignalTapⅡ分析。如果觸發事件還沒有發生，則沒有接收數據顯示出來。 ·

ReadData：顯示捕獲的數據。如果觸發事件還沒有發生，用戶可以點擊該按鈕查看當前捕獲的數據。

SignalTapⅡ邏輯分析儀自動將采集數據顯示在SignalTapⅡ界面的Data標簽頁中，如圖10.13所示。圖10.13SignalTap?Ⅱ邏輯分析儀采集數據10.2在SOPCBuilder中使用SignalTapⅡ邏輯分析儀

SignalTap?Ⅱ是在片上系統設計(SOPC)中捕捉和顯示實時信號的系統級調試工具。在SOPCBuilder生成的系統中使用SignalTap?Ⅱ嵌入式邏輯分析儀(ELA)，設計者可以觀測在軟件執行過程中硬件(如外設寄存器、存儲器總線以及其他片上組件)響應的狀態。

本節主要介紹使用SignalTap?Ⅱ嵌入式邏輯分析儀檢測由SOPCBuilder生成的系統模塊內部信號。圖10.14給出了一個SOPCBuilder系統模塊的例子，這個系統包含了一個Nios處理器、一個DMA控制器、一個片上存儲器和一個外部SDRAM存儲器接口等。在該例中，Nios處理器執行一個簡單的C程序等待一個按鍵動作的發生。一個按鍵被按下后，處理器初始化一個DMA傳輸，這時我們可以使用SignalTap?Ⅱ邏輯分析儀進行分析。圖10.14一個SOPCBuilder系統模塊 本節將演示用SignalTap?Ⅱ嵌入式邏輯分析儀測試圖10.14中所標識的三種不同類型信號的方法，這三種信號分別是： (1)連接外部SDRAM存儲器的外部I/O接口信號。 (2)系統模塊內部的外設控制寄存器信號，如本例中的DMA外設。 (3)?Avalon開關結構邏輯(AvalonSwitchFabricLogic)與系統模塊內部設備(如本例的片上存儲器)之間的Avalon接口信號。 通過觀察這些信號，可以檢查DMA外部設備從外部SDRAM到片上存儲器傳輸數據的情況。將軟件使能DMA傳輸信號作為觸發條件，即DMA外設控制寄存器的第三位為高電平(邏輯1)時。 為了更好地完成本節的學習，需要以下的系統配置： ·

Quartus?Ⅱ軟件3.0以上版本；

Nios開發工具3.1以上版本或Nios?ⅡIDE開發工具，或Nios處理器的一個OpenCorePlus評估版授權； ·

Nios開發板，Cyclone或Stratix； ·

ByteBlaster?Ⅱ或ByteBlasterMV下載電纜。 本節的設計實例在安裝Nios開發工具時會自動安裝在tutorials目錄中，也可直接從網站http://www.altera.com/literature/lit-nio.html下載UsingSignalTap?ⅡEmbeddedLogicAnalyzersinSOPCBuilderSystems設計文件。該例中包含一個鎖相環(PLL)模塊、一個級數延時模塊和一個SOPC系統設計模塊，如圖10.15所示，其中SOPC系統設計模塊包含圖10.14中的各個功能模塊。圖10.15在SOPCBuilder系統中使用SignalTap?ⅡELA設計實例 下面的步驟將在Quartus?Ⅱ軟件中打開設計實例或新建一個Quartus?Ⅱ工程，產生SOPCBuilder系統模塊，并在系統中創建一個分析信號的SignalTap?Ⅱ嵌入式邏輯分析儀。 1．打開并產生SOPCBuilder系統 (1)在Quartus?Ⅱ軟件中打開設計實例工程文件SignalTap.bdf。 (2)在工程導航欄中雙擊頂層文件名，打開頂層設計文件，如圖10.15所示。 (3)選擇Tools→SOPCBuilder命令，Quartus?Ⅱ自動在SOPCBuilder中打開系統模型，其中包括用戶接口，如圖10.16所示。 (4)在SOPCBuilder界面的SystemContents頁面中，從TargetDeviceFamily列表中選擇與Nios開發板匹配的目標器件系列。 (5)在SystemGeneration標簽頁中，點擊Generate按鈕產生系統邏輯。 (6)?SOPC系統模塊產生完成以后，點擊Exit退出SOPCBuilder界面，返回Quartus?Ⅱ軟件界面。 (7)如果Quartus?Ⅱ彈出對話框，問是否要更新SOPC系統符號，選擇Yes。 (8)完成下面的步驟，執行Tcl腳本文件，完成Nios開發板上目標器件的引腳分配： ·

選擇View→UtilityWindows→TclConsole命令，打開Tcl控制臺窗口。 ·

根據Nios開發板上的器件類型，在Tcl控制臺輸入并執行下面的Tcl腳本：sourcedevice_assignments_1s10.tcl(回車) 或sourcedevice_assignments_1c20.tcl(回車) (9)選擇Processing→Start→StartAnalysis&Synthesis編譯設計。圖10.16SOPCBuilder系統模塊設計 2．創建一個新的SignalTapⅡ文件并加入監測信號 (1)選擇File→New…命令。 (2)在彈出的New對話框中，選擇OtherFiles標簽頁，從中選擇SignalTap?ⅡFile，如圖10.2所示。 (3)點擊OK按鈕，建立一個新的SignalTap?Ⅱ界面。 (4)在界面的Signal設置中為嵌入式邏輯分析儀選擇PLD_CLOCKINPUT輸入信號作為同步時鐘，如圖10.17所示。 (5)在Data欄中，從Sample深度列表中選擇采樣點數為256，如圖10.17所示。圖10.17SignalTap?Ⅱ信號配置 (6)在SignalTap?Ⅱ界面下，用鼠標左鍵在Setup空白區內雙擊，打開NodeFinder對話框。在NodeFinder對話框內，Filter欄中將顯示SignalTap?Ⅱ：pre-synthesis，如圖10.18所示。圖10.18NodeFinder對話框 下面的步驟主要介紹如何在NodeFinder對話框中查找要監測的信號，并將它們加入到SignalTap?Ⅱ邏輯分析儀中。 (7)在圖10.18所示的NodeFinder對話框中，在Named欄內輸入“SDRAM*”。 (8)點擊右邊的List按鈕開始查找SDRAM節點，在NodesFound中將列出所有找到的SDRAM節點名。 (9)在NodesFound列表中，選擇下面的SDRAMI/O引腳并拷貝到右邊的SelectedNodes欄中，其結果如圖10.19所示：SDRAM_A總線、SDRAM_BA總線、SDRAM_CAS_N信號、SDRAM_CKE信號、SDRAM_CS_N信號、SDRAM_DQ總線、SDRAM_DQM總線、SDRAM_RAS_N信號和SDRAM_WE_N信號。圖10.19在NodeFinder中選擇SDRAMI/O引腳 (10)在圖10.18所示的NodeFinder對話框中，點擊Look欄后面的瀏覽按鈕，彈出SelectHierarchyLevel對話框，如圖10.20所示，從中選擇SOPC_system：inst層下面的DMA:the_DMA單元，點擊OK按鈕確定，返回NodeFinder對話框。圖10.20SelectHierarchyLevel對話框 在NodeFinder對話框中的Look欄中顯示出所選的查找范圍，點擊List按鈕，選擇下面列出的DMA外設內部寄存器并拷貝到SelectedNodes欄中，其結果如圖10.21所示：控制寄存器(*DMA|control)、完成位(*DMA|done)、讀地址總線(*DMA|read_address)和寫地址總線(*DMA|write_address)。圖10.21選擇DMA外設內部寄存器結點 (11)在SelectHierarchyLevel對話框(如圖10.20所示)中選擇SOPC_system：inst層下面的onchip_memory：the_onchip_memory單元，點擊OK按鈕確定，返回NodeFinder對話框。點擊NodeFinder對話框中的List按鈕，選擇下面列出的片上存儲器信號，其結果如圖10.22所示：片上存儲器寫數據總線(*onchip_memory|writedata)、片上存儲器地址總線、(*onchip_memory|address)和寫信號(*onchip_memory|write)。圖10.22選擇片上存儲器信號 (12)指明了上面所有要監測的節點以后，點擊NodeFinder對話框上的OK按鈕確定，返回到SignalTap?Ⅱ窗口，所有選擇的信號都在Setup區域中列出，如圖10.23所示。圖10.23設置觸發條件 (13)設置SignalTapⅡ嵌入式邏輯分析儀的觸發條件。 ·

在Setup區域中，點擊SOPC_system:inst|DMA：the_DMA|control寄存器總線前面的加號“＋”號將其展開。 ·

在*DMA：the_DMA|control[3]行的TriggerLevels列點擊鼠標右鍵，從彈出的右鍵菜單中選擇High，如圖10.23所示。 (14)保存SignalTapⅡ文件。 (15)當彈出對話框詢問是否在當前工程中使能SignalTap?Ⅱ嵌入式邏輯分析儀時，點擊Yes確定。 3．在QuartusⅡ軟件中重新編譯設計 定義了嵌入式邏輯分析儀的所有屬性以后，必須在Quartus?Ⅱ軟件中重新編譯并適配包含ELA邏輯的設計工程文件。 (1)選擇Processing→StartCompilation命令開始編譯并適配設計，編譯完成以后返回到SignalTap?Ⅱ界面。 (2)安裝Nios開發板。 ·

通過ByteBlasterⅡJTAG下載電纜連接Nios開發板； 連接Nios開發板電源。 (3)根據下面的步驟設置Quartus?Ⅱ軟件使用ByteBlaster?Ⅱ下載電纜： ·

在SignalTap?Ⅱ窗口的JTAGChainConfiguration區點擊Setup…按鈕； ·

當彈出HardwareSetup對話框時，從Availablehardwareitems欄中選擇ByteBlasterⅡ或ByteBlasterMV； ·

點擊SelectHardware按鈕確定。 當選定編程硬件以后，Quartus?Ⅱ軟件將自動掃描JTAG鏈，并更新SignalTap?Ⅱ窗口中的Device區，如圖10.24所示。圖10.24SignalTap?ⅡJTAGChain配置 (4)在JTAGChain設置區中點擊File欄后面的瀏覽按鈕，選擇編程文件SignalTap.sof，如圖10.24所示。

4．啟動ELA，采集數據，分析波形 包含SignalTap?Ⅱ嵌入式邏輯分析儀(ELA)的硬件設計已經編譯完成，并且SignalTap?Ⅱ窗口通過ByteBlaster?Ⅱ下載電纜與目標板連接成功。下面即可將SOF下載文件編程到FPGA器件，啟動ELA并實時采集監測信號數據。 (1)點擊圖10.24中的編程器件圖標，當SOF文件下載完成時，SignalTap?Ⅱ窗口中的Instance區域將顯示Readytoacquire，如圖10.25所示。圖10.25SignalTap?ⅡInstance顯示Readytoacquire (2)點擊RunAnalysis按鈕啟動ELA，Instance區將顯示Acquisitoninprogress，如圖10.26所示。此時ELA已經被啟動并等待觸發事件的發生。圖10.26啟動ELA等待觸發事件 (3)按下Nios開發板上的SW0按鍵，觸發Nios處理器上的軟件開始DMA傳輸，同時觸發ELA開始采集數據。 當DMA傳輸開始時，SignalTap?ⅡELA將捕獲數據并在SignalTap?Ⅱ窗口的Data標簽頁中顯示更新波形，如圖10.27所示。圖10.27在SignalTap?Ⅱ的Data標簽頁顯示的采集波形 (4)在Data標簽頁的波形顯示區域中，點擊鼠標左鍵放大波形，點擊鼠標右鍵壓縮波形顯示。 我們可以放大波形，仔細觀察從SDRAM讀數據寫入片上存儲器時序。如圖10.28所示，從SDRAM_DQ端口讀出的數據在片上存儲器寫信號write為高電平期間出現在片上存儲器寫數據writedata端口。圖10.28從SDRAM到片上存儲器的DMA傳輸波形10.3在DSPBuilder中使用SignalTap?Ⅱ邏輯分析儀 本節將介紹如何在DSPBuilder系統設計中建立并執行SignalTap?Ⅱ嵌入式邏輯分析儀。同樣，本節也通過一個設計實例說明如何使用SignalTap?ⅡELA分析DSPBuilder設計的內部信號。該設計實例模型文件在安裝DSPBuilder軟件時被安裝在如圖10.29所示的目錄中，設計文件名為switch_control.mdl，是一個簡單的開關控制器。該設計實例可以在Altera提供的DSP開發板上驗證通過，如StratixEP1S25DSP開發板、APEXDSP開發板(初級版)和APEXDSP開發板(專業級版)。圖10.29DSPBuilderSignalTap?Ⅱ設計實例目錄結構 注意：DSPBuilder僅支持對應AlteraDSP開發板的SignalTap?Ⅱ嵌入式邏輯分析儀應用。 1．打開設計實例 在Matlab軟件的Simulink環境下，打開一個設計實例，例如圖10.29中所示的初級版(starter)目錄下original_design子目錄中的switch_control.mdl文件，如圖10.30所示。圖10.30DSPBuilderSignalTap?Ⅱ分析設計實例 該設計實例完成由用戶開關和8位加計數器控制DSP開發板上一個LED的亮和滅的功能。設計中包括一個8位加計數器模塊和一個比較器模塊、四個用戶開關、兩個與門和一個三輸入或門。比較器和與門輸出作為或門輸入，或門的輸出連接DSP開發板上的一個LED。本節學習使用SignalTap?Ⅱ嵌入式邏輯分析儀捕獲兩個與門的輸出信號以及DSP開發板上引入Altera器件的加計數器信號。邏輯分析儀在Matlab軟件中顯示捕獲的信號波形。 2．指定分析結點 為了使用SignalTap?Ⅱ邏輯分析儀分析信號，必須在信號上加入SignalTap?ⅡNode模塊。依據下面的步驟，在圖10.30的設計中，分別在與門輸出和加計數器輸出線上加入Node模塊： (1)在SimulinkLibraryBrowser界面中選擇AlteraDSPBuilder下面的AltLab庫。 (2)拖動Node模塊到目標信號線上，Simulink軟件會自動連接Node模塊。 (3)修改Node模塊下面的模塊名，圖10.31所示為連接結果。圖10.31嵌入SignalTap?ⅡNode模塊的完整設計 (4)設置Node模塊參數，指定監測信號的最高位(MSB)和最低位(LSB)。如加計數器Node模塊參數設置為最高位是7，最低位是5，如圖10.32所示。圖10.32Node模塊參數設置 (5)保存設計文件。

3．在SignalCompiler模塊中打開SignalTapⅡ選項 當在信號線上加入SignalTap?ⅡNode