LVDS

簡介大恒圖像技術支持版為何使用LVDSLVDS接口又稱RS644總線接口，1994年由美國國家半導體公司（NS）提出的為克服以TTL電平方式傳輸寬帶高碼率數據時功耗大、EMI電磁干擾大等缺點而研制的一種視頻信號傳輸模式，是一種電平標準，廣泛應用于液晶屏接口。液晶顯示器驅動板輸出的數字信號是TTL信號，除了包括RGB數據信號外，還包括行同步、場同步、像素時鐘等信號，像素時鐘信號的最高頻率可超過28MHZ.采用TTL接口，數據傳輸速率不高(一個CLK周期只能傳輸1bit數據)，傳輸距離較短，且抗電磁干擾能力比較差，會對RGB數據造成一定的影響。另外，TTL多路數據信號采用并行的傳輸方式，整個并口數量達幾十路（RGB各8位，8x3=24，加DE,HSYNC,VSYNC,至少27位），不但連接不便，而且不適合超薄化的趨勢。采用LVDS輸出接口傳輸數據，可以使這些問題迎刃而解，實現數據的高速率、低噪聲、遠距離、高準確度的傳輸。LVDS組成最基本的LVDS器件就是LVDS驅動器和接收器。LVDS的驅動器由驅動差分線對的電流源組成，電流通常為3.5

mA。如下圖，LVDS接收器具有很高的輸入阻抗，因此驅動器輸出的大部分電流都流過100Ω的匹配電阻，并在接收器的輸入端產生大約350

mV的電壓。（電流源為恒流特性，終端電阻在100—120

歐姆之間，則電壓擺動幅度為：3.5mA

x100=350Mv；3.5mA

x120=420mV。）當驅動器翻轉時，它改變流經電阻的電流方向，因此產生有效的邏輯“1”和邏輯“0”狀態。由邏輯“0”電平變化到邏輯“1”電平是需要時間的，由于LVDS信號物理電平變化在0.85---1.55V之間，其由邏輯“0”電平到邏輯“1”電平變化的時間比TTL電平要快得多，所以LVDS更適合用來傳輸高速變化的信號。其電壓低，功耗也低。LVDS電氣特性LVDS技術在兩個標準中被定義：ANSI/TIA/EIA644

(1995年11月通過)和IEEE

P1596.3

(1996年3月通過)。這兩個標準中都著重定義了LVDS的電特性，包括：1.低壓，低擺幅（約為350

mV），高速。LVDS物理接口使用1.2V偏置電壓作為基準，提供大約350mV的擺幅（0.85—1.55V），低電流驅動模式意味著可實現高速傳輸，ANSI/TIA/EIA644建議了655

Mb/s的最大速率和

1.923

Gb/s的無失真通道上的理論極限速率。.低功耗。恒流源電流驅動，把輸出電流限制到約為3.5

mA左右，使跳變期間 的尖峰干擾最小，因而產生的功耗非常小。這允許集成電路密度的進一步提 高，即提高了PCB板的效能，減少了成本。.具有相對較慢的邊緣速率（dV/dt約為0.300

V/0.3

ns,即為1

V/ns）,同時 采用差分傳輸形式，使其信號噪聲和EMI都大為減少，同時也具有較強的抗 干擾能力。所以，LVDS具有高速、超低功耗、低噪聲和低成本的優良特性。LVDS傳輸LVDS信號傳輸分為DE

MODE和SYNC

MODE，DE

mode需連接DE信號（data

enable有效數據選通），SYNCmode還需連接HS（HSYNC行同步）、VS（VSYNC場同步）。SYNCmode在現在的pa