CMOS漏極開路（OD）門和三態輸出門電路

1.CMOS漏極開路門1.）CMOS漏極開路門的提出輸出短接，在一定情況下會產生低阻通路，大電流有可能導致器件的損毀，并且無法確定輸出是高電平還是低電平。CMOS漏極開路（OD）門和三態輸出門電路+VDDTN1TN2AB+VDDAB01（1）輸入端保護電路:(1)0<vA<VDD+vDF(2)vA

>

VDD+vDF

二極管導通電壓：vDF(3)vA

<

-

vDF

當輸入電壓不在正常電壓范圍時,二極管導通，限制了電容兩端電壓的增加,保護了輸入電路。D1、D2截止D1導通,D2截止vG

=

VDD+vDFD2導通,D1截止vG=

-

vDFRS和MOS管的柵極電容組成積分網絡，使輸入信號的過沖電壓延遲且衰減后到柵極。

D2---分布式二極管(iD大)（2）CMOS邏輯門的緩沖電路輸入、輸出端加了反相器作為緩沖電路，所以電路的邏輯功能也發生了變化。增加了緩沖器后的邏輯功能為與非功能（2）漏極開路門的結構與邏輯符號(c)可以實現線與功能;+VDDVSSTP1TN1TP2TN2ABL電路邏輯符號(b)與非邏輯不變漏極開路門輸出連接(a)工作時必須外接電源和電阻;(2)上拉電阻對OD門動態性能的影響Rp的值愈小，負載電容的充電時間常數亦愈小，因而開關速度愈快。但功耗大,且可能使輸出電流超過允許的最大值IOL(max）

。電路帶電容負載10CLRp的值大，可保證輸出電流不能超過允許的最大值IOL(max）、功耗小。但負載電容的充電時間常數亦愈大，開關速度因而愈慢。最不利的情況：只有一個OD門導通，110為保證低電平輸出OD門的輸出電流不能超過允許的最大值IOL(max)且VO=VOL(max），RP不能太小。當VO=VOL+VDDIILRP&&&&n…&m&…kIIL（total)IOL（max)當VO=VOH+VDDRP&&&&n…&m&…111IIH（total)I0H（total)為使得高電平不低于規定的VIH的最小值，則Rp的選擇不能過大。Rp的最大值Rp(max)

：

2.三態(TSL)輸出門電路10011截止導通111高阻

×0

輸出L輸入A使能EN001100截止導通010截止截止X1邏輯功能：高電平有效的同相邏輯門013.1.7CMOS傳輸門(雙向模擬開關)

1.CMOS傳輸門電路電路邏輯符號υI

/υOυo/υIC等效電路2、CMOS傳輸門電路的工作原理

設TP:|VTP|=2V，TN:VTN=2VI的變化范圍為－5V到+5V。

5V+5V5V到+5VGSN<VTN,TN截止GSP=5V(-5V到+5V)=(10到0)V開關斷開，不能轉送信號GSN=-5V(－5V到+5V)=(0到-10)VGSP>0,TP截止1）當c=0，c=1時c=0=-5V，c

=1=+5V

C

TP

vO/vI

vI/vO

+5V

–5V

TN

C

+5V5VGSP=5V

(－3V~+5V)=2V~10VGSN=5V(－5V~+3V)=(10~2)Vb、I=3V~5VGSN>VTN,T