計算機組成與CPU設計實驗_江蘇大學中國大學mooc課后章節(jié)答案期末考試題庫2023年減法運算是轉換為加法計算的，設置M=1，F(xiàn)=X-Y，此時：

參考答案:

C0=１_A=X_B=Y的反

使用遠程實驗平臺虛擬面板驗證單端口寄存器堆的功能寄存器能夠裝入數(shù)據(jù)的條件是時鐘使能信號Load為________（0/1）并且________（有/沒有）時鐘上升沿。如果Load=0，有時鐘上升沿，寄存器的內容將________（更新/保持不變）。注意，三個填空的答案之間用#隔開，例如：0#有#更新

參考答案:

1#有#保持不變

下面對局部參數(shù)的說明錯誤的是（）

參考答案:

實例引用該模塊時，可以通過參數(shù)傳遞對局部參數(shù)進行修改

有限狀態(tài)機FiniteStateMachine是表示有限個狀態(tài)以及在這些狀態(tài)之間的轉移和動作等行為的數(shù)學模型，狀態(tài)機應用范圍很廣，例如硬件電路系統(tǒng)設計。

參考答案:

正確

異或門常用于可控取反電路，選出正確的描述。

參考答案:

任意二進制位x，與1異或，結果是它相反數(shù)。_任意二進制位x，與0異或，結果是它本身。

運算器電路是否知道運算數(shù)是有符號數(shù)還是無符號數(shù)？_____（是/否）

參考答案:

否

驗證加減運算電路，使運算電路的輸出F=X+Y，根據(jù)加法運算的結果分析標志位生成：溢出標志O（OverFlag）和進位標志C_____（有／沒有）直接的聯(lián)系。

參考答案:

沒有

有限狀態(tài)機的應用包括

參考答案:

網絡協(xié)議_硬件電路控制器_軟件應用_編譯器

一個語句塊內可以同時使用阻塞賦值和非阻塞賦值。

參考答案:

錯誤

設計一個需要16個狀態(tài)的控制器電路，使用哪種編碼方式需要的觸發(fā)器最多？盡管使用的觸發(fā)器最多，但是這種編碼方式使得在狀態(tài)比較時僅僅需要比較一個位，可能節(jié)省譯碼邏輯需要的片上資源。

參考答案:

獨熱編碼one-hot

選出正確的觸發(fā)器描述

參考答案:

moduleD_FF(inputD,Clock,

outputregQ);

always@(posedgeClock)

Q<=D;

endmodule_moduleD_FF(inputD,Clock,

outputregQ);

always@(negedgeClock)

Q<=D;

endmodule_moduleD_FF(inputD,Clock,

outputregQ);

always_ff@(posedgeClock)

Q<=D;

endmodule

同步復位和異步復位的區(qū)別是是否需要等待時鐘只要復位信號有效，觸發(fā)器立即清零，無需等待時鐘觸發(fā)邊沿到來的是同步復位；復位信號有效，并且時鐘的有效邊沿到來時，才能清零的是異步復位。

參考答案:

錯誤

以下是一個摩爾型狀態(tài)機modulefsm(inputclk,acc,brake,reset,inputeasy,output[1:0]speed);reg[1:0]state;reg[1:0]next_state;localparamSTOP=2'b00;localparamLOW=2'b01;localparamMEDIUM=2'b10;localparamHIGH=2'b11;//狀態(tài)轉換always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;//次態(tài)計算always@(*)case(state)STOP:if(acc&&!brake)next_state=LOW;elsenext_state=STOP;LOW:if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcase//輸出邏輯assignspeed=easy?2'b01:state;endmodule

參考答案:

錯誤

logic[DATAWIDTH-1:0]mem[0:MEMDEPTH-1];下面的initial語句塊中，使用系統(tǒng)函數(shù)從把文件內容讀出，填入mem數(shù)值，這個文件的值是使用2進制表示的。initialbegin$readmemh("init_mem.txt",mem);end

參考答案:

錯誤

Verilog的算術右移運算符是“____”。

參考答案:

>>>

加減運算電路參考設計中，如果操作數(shù){y3,y2,y1,y0}=4'b0101,選出下列描述正確的選項

參考答案:

當M=1時,C0=1,{b3,b2,b1,b0}的值為1010_當M=0時,C0=0,{b3,b2,b1,b0}的值為0101

在Ripes中使用Memory標簽可以打開存儲器視圖，使用該視圖最下方的gotosection，可以選擇要觀察的存儲器區(qū)域，其中：選擇Address...,表示________（察看代碼段/察看數(shù)據(jù)段/察看輸入的任意目標地址）；選擇.text,表示________（察看代碼段/察看數(shù)據(jù)段/察看輸入的任意目標地址）；選擇.data,表示________（察看代碼段/察看數(shù)據(jù)段/察看輸入的任意目標地址）；使用該視圖最下方的Display，可以選擇顯示方式，其中：選擇Hex，表示_______（十六進制/二進制/無符號數(shù)/有符號數(shù)/ASCII碼）顯示。說明：各空使用#隔開。

參考答案:

察看輸入的任意目標地址#察看代碼段#察看數(shù)據(jù)段#十六進制

匯編指令beqx20,x19,-16不符合ripes的匯編器語法格式，需要使用地址標簽代替指令中表示地址偏移量的立即數(shù)-16，例如使用地址標簽L1，在該指令滿足條件時要跳轉的代碼行處作如下標記:L1：addix18,x0,0x555將原指令beqx20,x19,-16修改為beqx20,x19,________。

參考答案:

L1

使用Ripe模擬器調試指令orx20,x18,x19以下是對該條指令執(zhí)行的描述：1.從指令存儲器InstrMemory的輸出Instr觀察到數(shù)據(jù)0x01396a33H;2.Registers的WrEn信號有效，該信號的標記顯示為綠色；3.Registers的R1idx=0x12H，因此Reg1讀出寄存器x18的值，參與ALU運算；4.Registers的R2idx=0x13H，因此Reg2讀出寄存器x19的值，參與ALU運算；5.Registers的WridxA=0x14H，即十進制的20，表示有數(shù)據(jù)要寫入x20寄存器中；6.不生產轉移控制信號Branchtaken,該信號的標記顯示為紅色；7.不產生數(shù)據(jù)存儲器Datamemory寫控制信號WrEn,該信號的標記顯示為紅色；8.ALU的運算結果寫入x20寄存器中9.NextPC=PC+4。【圖片】

參考答案:

正確

以下是一個米利型狀機modulefsm(inputclk,acc,brake,reset,output[1:0]speed);reg[1:0]state;reg[1:0]next_state;localparamSTOP=2'b00;localparamLOW=2'b01;localparamMEDIUM=2'b10;localparamHIGH=2'b11;//狀態(tài)轉換always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;//次態(tài)計算always@(*)case(state)STOP:if(acc&&!brake)next_state=LOW;elsenext_state=STOP;LOW:if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcase//輸出邏輯assignspeed=state;endmodule

參考答案:

錯誤

使用遠程實驗平臺虛擬面板驗證三端口寄存器堆的功能三端口寄存器讀操作的地址端口是________（WA/RA），寫操作的地址端口是________（WA/RA），即讀操作的和寫操作的地址端口WE是_________（獨立的/共用的）。注意，三個填空的答案之間用#隔開，例如：0#有#更新

參考答案:

RA#WA#獨立的

以下描述語句得到的結果一定是a=1,b=1,c=1begina<=1;b<=a;c<=b;end

參考答案:

錯誤

指令swx18,8(x3)是________（R/I/S/U/B/J)型指令，十六進制機器碼值是________（例如R#00000000）,其中opcode字段為________（填寫二進制數(shù)值）,fun3字段為________，該指令將________（x18/x3/memory[8+x3])的值寫入目的地址________（x18/x3/memory[8+x3])。（每空用#隔開，答案示例：I#55500913#0010011#000#x18#x18）

參考答案:

S#0121a423#0100011#010#x18#memory[8+x3]

對照標志位和真值，選出正確的描述。

參考答案:

如果運算數(shù)是無符號數(shù)，運算結果是否溢出是C反映的；如果運算數(shù)是有符號補碼數(shù)，運算結果是否溢出是由O反映的。_溢出標志OF是按照補碼的運算結果設置的；進位標志CF是按照無符號數(shù)運算的結果設置的。

RISC（ReducedInstructionSetComputing，精簡指令集）通過減少指令種類、規(guī)范指令格式和簡化尋址方式，保持指令集的小而簡單，使它更容易建立快速的硬件，復雜的操作由軟件組合簡單的操作來完成，RISC指令集例如：

參考答案:

ARM_LoongArch_MIPS_Alpha

指令集是CPU中用來計算和控制計算機系統(tǒng)的一套指令的集合，例如：

參考答案:

LoongArch_RISC-V_X86_MIPS

使用Ripe模擬器調試指令addix18,0,0x555swx18,0(gp)sw指令運行完成后，以十六進制顯示方式查看Memory視圖的數(shù)據(jù)段，觀察lw訪問的地址是黑色標亮的（其余未訪問地址為灰色，下圖是示例圖，不是該指令的執(zhí)行結果）：【圖片】Address列的值為________;Word列的值為為________;Byte0列的值為________;Byte1列的值為________;Byte2列的值為________;Byte3列的值為________。各空用#隔開

參考答案:

0x10000000#0x00000555#0x55#0x05#0x00#0x00

選出具有使能控制的觸發(fā)器或寄存器的正確描述。

參考答案:

moduleD_ff(

inputCLK,load,

input[3:0]D,

outputreg[3:0]Q);

always@(posedegCLK)

begin

if(load)

Q<=D;

end

endmodule_moduleD_ff(

inputD,CLK,En,

outputregQ);

always@(posedgeCLK)

begin

if(En)

Q<=D;

end

endmodule

復位通常是清零，有時候也會置1，主要是使觸發(fā)器處于一個確定的初始狀態(tài)。

參考答案:

正確

寄存器就是觸發(fā)器，或者説是由觸發(fā)器構成的。

參考答案:

正確

鎖存器對脈沖電平敏感，在特定輸入脈沖電平（高電平或低電平）作用下隨輸入改變狀態(tài)；觸發(fā)器對脈沖邊沿敏感，在時間脈沖的上升沿或下降沿變化瞬間改變狀態(tài)。（考察鎖存器和觸發(fā)器的區(qū)別）

參考答案:

正確

阻塞賦值一般用于描述電平敏感的電路，例如組合邏輯電路和鎖存器；非阻塞賦值一般用于描述邊沿敏感的電路，例如觸發(fā)器。

參考答案:

正確

使用遠程實驗平臺虛擬面板驗證單端口寄存器堆的功能執(zhí)行下面的寫操作操作，給寄存器堆內各個寄存器寫入相應的值，完成后，寄存器R2的值應為__________（5/6/7/8）。DINDEXLoadCLK0101001產生一個0110011產生一個0111101產生一個1000111產生一個

參考答案:

7

使用遠程實驗平臺虛擬面板驗證單端口寄存器堆的功能讀出各個寄存器的值，比較與寫操作中保存在寄存器中的值是否一致。單端口寄存器讀操作_________（需要/不需要）等待時鐘到來。單端口寄存器_________（可以/不可以）同時寫入和讀出不同寄存器的值，因為它讀操作和寫操作地址端口index是________（獨立的/共用的）。注意，三個填空的答案之間用#隔開。

參考答案:

不需要#不可以#共用的

使用遠程實驗平臺虛擬面板驗證三端口寄存器堆的功能該三端口寄存器_________（可以/不可以）在寫入_________（1/2）個寄存器的同時讀出__________（1/2）個寄存器的值。

參考答案:

可以#1#2

選出右移移位寄存器

參考答案:

moduleShifter(inputDsi,inputCLK,outputreg[3:0]Q);always@(posedegclk)begin

Q[3]<=Dsi;

Q[2]<=Q[3];

Q[1]<=Q[2];

Q[0]<=Q[1];end

endmodule_moduleShifter(inputDsi,inputCLK,outputreg[0:3]Q);always@(posedegclk)begin

Q[0]<=Dsi;

Q[1]<=Q[0];

Q[2]<=Q[1];

Q[3]<=Q[2];

end

endmodule_moduleShifter(inputDsi,input[3:0]In,inputCLK,outputreg[3:0]Q);always@(posedegclk)

if(Load)

Q<=In;

else

Q<={Dsi,Q[3:1]};endmodule_moduleShifter(inputDsi,inputCLK,outputreg[0:3]Q);always@(posedegclk)

Q[0:3]<={Dsi,Q[0:2]};endmodule

使用遠程實驗平臺虛擬面板驗證流水燈根據(jù)設計要求，并行裝載是將輸入端數(shù)據(jù)裝入到移位寄存器，并行裝載的時鐘使能信號是________(iLoad/iEnable)。右移的時鐘使能信號是________(iLoad/iEnable)。注意，多個填空的答案之間用#隔開，例如：三個空，答案填寫為：0#有#更新

參考答案:

iLoad#iEnable

使用遠程實驗平臺虛擬面板驗證流水燈本實驗設計的流水燈移位寄存器是將移位寄存器________(內部保存的數(shù)據(jù)Q/輸入端數(shù)據(jù)iD)移位。

參考答案:

內部保存的數(shù)據(jù)Q

使用遠程實驗平臺虛擬面板驗證流水燈在時鐘上升沿到來時，如果并行裝載和右移的控制信號同時有效，該流水燈的功能是________(并行載入/右移)。

參考答案:

并行載入

如果想實現(xiàn)邏輯右移，需要將________（0/1/Q[7]/Q[0])連接到iLeftIn。

參考答案:

0

如果想實現(xiàn)算術右移，需要將________（0/1/Q[7]/Q[0])連接到iLeftIn。

參考答案:

Q[7]

如果想實現(xiàn)循環(huán)右移，需要將________（0/1/Q[7]/Q[0])連接到iLeftIn。

參考答案:

Q[0]

根據(jù)編譯結果，范例1的邏輯資源占用比范例2____（多/少）。

參考答案:

少

使用遠程實驗平臺虛擬面板驗證跳躍流水燈發(fā)現(xiàn)，循環(huán)左移7位相當于循環(huán)右移___位。

參考答案:

1

Verilog的運算符“>>”是____（左移/右移）運算符。

參考答案:

右移

模2計數(shù)器的輸出狀態(tài)包括

參考答案:

0_1

以下代碼描述的是________.modulecounter(inputClock,Reset,outputreg[3:0]Q);always@(posedgeClock,posedgeReset)if(Reset==1)Q<=0;elseQ<=Q+1;endmodule

參考答案:

模16計數(shù)器_加法計數(shù)器_異步復位計數(shù)器_二進制計數(shù)器

選出16分頻計數(shù)器

參考答案:

modulecounter(inputClock,Reset,outputclkout);

reg[7:0]Q;

always@(posedgeClock,posedgeReset)

if(Reset==1)

Q<=0;

else

Q<=Q+1;

assignclkout<=Q[3];

endmodule_modulecounter(inputClock,Reset,outputregclkout);reg[7:0]Q;always@(posedgeClock,posedgeReset)

if(Reset==1)

begin

Q<=0;

clkout<=0;

end

elseif(Q==7)

begin

clkout<=~clkout;

Q<=0;

end

else

Q<=Q+1;

endmodule

計數(shù)器對輸入時鐘脈沖進行計數(shù)，也用于分頻、定時、產生節(jié)拍脈沖

參考答案:

正確

按時鐘輸入方式，可以分為同步和異步計數(shù)器；按進位體制，可以分開二進制、十進制、任意進制計數(shù)器；按計數(shù)方向，可以分為加法，減法，可逆計數(shù)器。

參考答案:

正確

可逆計數(shù)器既可加1計數(shù)又可減1計數(shù)。

參考答案:

正確

計數(shù)器具有分頻特性，8位計數(shù)器可以實現(xiàn)256分頻

參考答案:

正確

假設一個二進制計數(shù)器的輸出為Q[7:0]，如果希望將10MHz時鐘分頻得到1.25MHz的時鐘，可以采用計數(shù)器的Q[1]位作為分頻后的時鐘。

參考答案:

錯誤

使用遠程實驗平臺虛擬面板驗證自動移動的流水燈，系統(tǒng)提供給VisuralBoard的時鐘頻率是____MHz，周期是____us，直接用它作移動寄存器的時候，肉眼無法分辨出流水燈的移動，因為一般情況下高于40Hz人眼就無法靈敏地感知光源閃爍了，所以需要設計分頻器。注意，多個填空的答案之間用#隔開，例如：三個空，答案填寫為：0#有#更新

參考答案:

10#0.1

使用遠程實驗平臺虛擬面板驗證參考范例的流水燈，設置平臺的自動刷新頻率為____ms（忽略小數(shù)部分），使刷新的時間等于流水燈移動的間隔時間，就可以看到流水燈勻速的運動。

參考答案:

838##%_YZPRLFH_%##839

下面哪一種是one-hot編碼

參考答案:

0：00011：00102：01003：1000

狀態(tài)機的編碼方式可以是（）

參考答案:

二進制編碼Sequential_約翰遜碼Johnson_格雷碼Gray_獨熱編碼one-hot

哪種編碼方式在相鄰狀態(tài)轉換時只有一個狀態(tài)位發(fā)生翻轉

參考答案:

約翰遜碼Johnson_格雷碼Gray

選出摩爾型狀態(tài)機

參考答案:

modulefsm(inputclk,acc,brake,reset,output[1:0]speed);enumbit[3:0]{STOP=4'b0001,LOW=4'b0010,MEDIUM=4'b0100,HIGH=4'b1000,}state,next_state;always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;always@(*)case(state)STOP:speed=2'b00;if(acc&&!brake)next_state=LOW;elsenext_state=STOP;LOW:speed=2'b01;if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:speed=2'b10;if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:speed=2'b110;if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcaseendmodule_modulefsm(inputclk,acc,brake,reset,output[1:0]speed);reg[1:0]state;localparamSTOP=2'b00;localparamLOW=2'b01;localparamMEDIUM=2'b10;localparamHIGH=2'b11;assignspeed=state;always@(posedgeclk)case(state)STOP:if(acc&&!brake)state=LOW;LOW:if(brake)state=STOP;elseif(acc)state=MEDIUM;MEDIUM:if(brake)state=LOW;elseif(acc)state=HIGH;HIGH:if(brake)state=MEDIUM;elsestate=HIGH;endcaseendmodule_modulefsm(inputclk,acc,brake,reset,output[1:0]speed);reg[1:0]state;reg[1:0]next_state;localparamSTOP=2'b00;localparamLOW=2'b01;localparamMEDIUM=2'b10;localparamHIGH=2'b11;//狀態(tài)轉換always@(posedgeclkorposedegreset)if(reset)state=STOP;elsestate=next_state;//次態(tài)計算always@(*)case(state)STOP:if(acc&&!brake)next_state=LOW;elsenext_state=STOP;LOW:if(brake)next_state=STOP;elseif(acc)next_state=MEDIUM;elsenext_state=LOW;MEDIUM:if(brake)next_state=LOW;elseif(acc)next_state=HIGH;elsenext_state=MEDIUM;HIGH:if(brake)next_state=MEDIUM;elsenext_state=HIGH;endcase//輸出邏輯assignspeed=state;endmodule

設計FSM應該注意（）

參考答案:

建議先畫狀態(tài)圖再寫代碼_復位后狀態(tài)機應該有一個確定的狀態(tài)_建議使用參數(shù)定義狀態(tài)編碼，狀態(tài)名稱盡量反映其含義_建議采用三段式結構

在數(shù)字電路中，可以使用邏輯邏輯門和觸發(fā)器構建狀態(tài)機。更具體地說，狀態(tài)機是組合邏輯和時序邏輯的特殊組合，硬件實現(xiàn)上需要一個用來存儲狀態(tài)的寄存器（時序邏輯塊），一個決定狀態(tài)轉換的組合邏輯塊，以及一個決定狀態(tài)機輸出的組合邏輯塊。

參考答案:

正確

摩爾Moore型狀態(tài)機的輸出僅取決于當前狀態(tài)，即當輸入信號有變化時，輸出在整個狀態(tài)期間保持不變

參考答案:

正確

米利Mealy型狀態(tài)機的輸出除了受當前狀態(tài)影響，還直接受輸入影響，因此輸出變化可能出現(xiàn)在任何時刻

參考答案:

正確

SystemVerilog里可以使用枚舉類型定義狀態(tài)編碼，關鍵字enum.

參考答案:

正確

參數(shù)化設計方法中，parameter和localparam定義的參數(shù)，在頂層模塊中實例化時都可以傳遞到底層模塊。

參考答案:

錯誤

選出正確的負數(shù)的4位補碼與真值的對應關系

參考答案:

補碼：1111真值：-1_補碼：1110真值：-2_補碼：1010真值：-6_補碼：1011真值：-5

加減運算電路參考設計中，ADDER模塊將操作數(shù)A，B，C0的值相加，在提供的參考代碼里可以看到：assignresult=A+B+C0;理解通過增加門電路邏輯使得加法器實現(xiàn)補碼加減運算的原理。

參考答案:

使運算電路的輸出F=X－Y，要使M＝１_使運算電路的輸出F=X+Y，要使M＝０

4位二進數(shù)制能表示數(shù)值的范圍是_____。

參考答案:

4位無符號數(shù)能表示數(shù)值的范圍是０－１５_4位補碼能表示數(shù)值范圍是-8~+7

實驗任務加減電路，使用與或門構成數(shù)據(jù)選擇器，通過M２M１Ｍ０三個控制可以實現(xiàn)多種運算功能，選出對應關系正確的描述：

參考答案:

M２＝０，M１＝０，M０＝１加法（ADD），實現(xiàn)F＝X＋Y_M２＝１，M１＝１，M０＝０減法（SUB），實現(xiàn)F＝X－Y_M２＝０，M１＝０，M０＝０傳送X（MOV），實現(xiàn)F＝X

驗證加減運算電路,令運算電路做做加法運算F=X+Y,將運算數(shù)和運算結果視為無符號數(shù),分析運算數(shù)和運算結果的真值?

參考答案:

運算操作數(shù):1000+1000,對應的運算數(shù)和結果真值:8+8=0,零標志為1,進位標志為1_運算操作數(shù):1101+1100，對應的運算數(shù)和結果真值:13+12=9,進位標志為1_運算操作數(shù):1100+1011,對應的運算數(shù)和結果真值:12+11=7,進位標志為1_運算操作數(shù):1000+

0001，對應的運算數(shù)和結果真值:8+1=9

驗證加減運算電路，令運算電路做做加法運算F＝X+Y，將運算數(shù)和運算結果視為補碼，分析運算數(shù)和運算結果的真值。

參考答案:

運算操作數(shù)：1101+1100對應的運算數(shù)和結果真值：（-3）+（-4）=-7，負標志為1_運算操作數(shù)：1000+

1000對應的運算數(shù)和結果真值：（-8）+（-8）=0，零標志為1，溢出標志為1_運算操作數(shù)：0000+

0000對應的運算數(shù)和結果真值：0+0=0，零標志為1_運算操作數(shù)：1111+

0001對應的運算數(shù)和結果真值：（-1）+1=0，零標志為1

驗證加減運算電路，使運算電路的輸出F=X+Y，根據(jù)加法運算的結果分析標志位生成：標志Z（ZeroFlag）的生成和_____（F／C／F及C）有關

參考答案:

F

驗證加減運算電路，使運算電路的輸出F=X+Y，根據(jù)加法運算的結果分析標志位生成：負標志S（SignFlag）就是運算結果的_____（最高位／最低位）。

參考答案:

最高位

驗證加減運算電路，使運算電路的輸出F=X+Y，根據(jù)加法運算的結果分析標志位生成：進位標志C（Carryout）為1時表示，加法運算_____（有/沒有）進位。

參考答案:

有

驗證加減運算電路，使運算電路的輸出F=X-Y，根據(jù)減法運算的結果分析標志位生成：進位標志C（Carryout）為1時表示，減法運算_____（有/沒有）借位。

參考答案:

有

參考設計中的ALU可以實現(xiàn)哪些運算？

參考答案:

減法F＝X－Y_取反F＝~X_或F＝X｜Y_傳送F＝X

補碼表示中，對于任意整數(shù)x,計算表達式-x和計算x取反+1得到的結果，____(完全一樣/不完全一樣)。

參考答案:

完全一樣

字長4位的補碼加法，運算數(shù)的范圍在-8~7之間。通過實驗可以發(fā)現(xiàn)：當x+y<-8時，補碼加法會負溢出，導致和增加了______(填寫10進制值）；當-8<=x+y<=8時，加法產生正確的結果;當x+y>=8，加法就會正溢出，使得和減少了______(數(shù)值同上一空）。當x>0,y>0,加法結果<=0,可判斷產生了正溢出；當x<0,y<0,加法結果>=0,可判斷產生了負溢出。

參考答案:

16

計算機中的機器字長往往是固定的，當機器數(shù)右移n位時，必然會使其n位高位出現(xiàn)空位，空出的空位應該添補0還是1，與機器數(shù)采用帶符號數(shù)還是無符號數(shù)有關，對帶符號數(shù)的移位稱為______(算術/邏輯）移位。

參考答案:

算術

實驗任務設計的ALU在實驗系統(tǒng)上驗證，設｛x3,x2,x1,x0｝=1010，｛y3,y2,y1,y0｝=0010，ALUop=0111；此時觀察到的｛f3,f2,f1,f0｝=____。

參考答案:

1000

實驗任務設計的ALU在實驗系統(tǒng)上驗證，設｛x3,x2,x1,x0｝=1010，｛y3,y2,y1,y0｝=0010，ALUop=1000；此時觀察到的｛f3,f2,f1,f0｝=____。

參考答案:

0010

實驗任務設計的ALU在實驗系統(tǒng)上驗證，設｛x3,x2,x1,x0｝=1010，｛y3,y2,y1,y0｝=0010，ALUop=0110；此時觀察到的｛f3,f2,f1,f0｝=____。

參考答案:

1110

實驗任務設計的ALU在實驗系統(tǒng)上驗證，設｛x3,x2,x1,x0｝=0101，｛y3,y2,y1,y0｝=0110，ALUop=0011；此時觀察到的｛f3,f2,f1,f0｝=____。

參考答案:

0100

實驗任務設計的ALU在實驗系統(tǒng)上驗證，設｛x3,x2,x1,x0｝=0101，｛y3,y2,y1,y0｝=0010，ALUop=0101；此時觀察到的｛f3,f2,f1,f0｝=____。

參考答案:

0011

常數(shù)可以用簡單的十進制數(shù)格式書寫，也可以按基數(shù)格式書寫[size]'basevaluesize是位寬，base是基數(shù)，value是基于base的值的數(shù)字序列：o或O表示八進制b或B表示二進制d或D表示十進制h或H表示十六進制下面不正確的描述是()

參考答案:

5'O28

存儲器可以由reg變量組成的數(shù)組描述，例如：reg[0:3]MEM[0:63];表示MEM是一個由64個4位reg變量組成的數(shù)組。下面賦值中錯誤的是（）。

參考答案:

reghold_gnt[1:5];hold_gnt=5'b11011;

<

參考答案:

左移，32'b100000

**是（）運算符，表達式2**8的值是（）？

參考答案:

求冪，256

實驗任務1要求設計一個16*8的ROM實現(xiàn)七段譯碼器，用存儲器的____位地址作為七段譯碼器的____,相應存儲單元的____位數(shù)據(jù)作為七段譯碼器的____,每個存儲單元中初始化為字符的____.

參考答案:

4，數(shù)據(jù)輸入，8，譯碼輸出，數(shù)碼管段碼

實驗任務２用32*32的RAM實現(xiàn)寄存器堆，選出合適的存儲器描述

參考答案:

localparamMEMDEPTH=1<<5logic[31:0]

mem[MEMDEPTH-1]

小結使用FPGA片內存儲資源設計存儲器，有哪些特點

參考答案:

讀出需要時鐘_不占用邏輯資源_較好保證存儲器性能

使用IntelFPGA設計邏輯電路時，存儲器的不同描述方法對FPGA資源的利用不同，可以在綜合報告中查看資源的使用情況，F(xiàn)PGA內部有專門的存儲資源，設計時建議使用FPGA存儲資源。

參考答案:

正確

下面的兩種存儲器的描述方法：方法１moduleRAM#(parameterADDRWIDTH=6,parameterDATAWIDTH=32)(inputwireiclk,iWR,inputwire[5:0]iAddress,inputiWriteData,outputoReadData);localparamMEMDEPTH=1<

參考答案:

正確

initial語句可用于給存儲器設置初值

參考答案:

正確

了解RISC-V，選中描述正確的選項。

參考答案:

RV32I的指令格式包括R，I，S，U，B，J六種類型。_寄存器是硬件設計的基本元素，是計算機構建的磚塊，當前RISC-V寄存器數(shù)為32個，以及一個程序計數(shù)器PC。_RISC-V簡化指令系統(tǒng)體系結構，將x0寄存器硬連線到常數(shù)0。_RISC-V，2010年初由加州大學伯克利分校開發(fā)。

RISC-V指令系統(tǒng)劃分為命名為I的基本體系結構（basearchitecture)，以及幾個擴展(extension)體系結構,例如：

參考答案:

D，雙精度浮點_F，單精度浮點_A，原子操作_C，壓縮指令

熟悉開源軟件Ripes的編輯器和匯編器的使用

參考答案:

點擊Editor標簽，可以在sourcecode欄編寫匯編語言程序，語法正確的匯編指令，會在右邊的executablecode欄顯示對應匯編語言的機器指令。_如果輸入語法錯誤的匯編指令，該指令下方會有紅色波浪標記線提示，且該指令不會出現(xiàn)在executablecode欄

熟悉開源軟件Ripes的RISC-V模擬器的使用

參考答案:

點擊processor標簽，打開的數(shù)據(jù)通路中，綠色點表示有效的信號或者選擇的通路，紅色點表示無效_圖示中與指令運行相關的工具按鈕從左到右的順序依次分別表示：復位撤消一個時鐘產生一個時鐘以設定的時間間隔自動產生時鐘快速運行_通過工具欄”selectprocessor“圖標，打開的窗口中可以進行RISC-V處理器選擇。

使用Ripe模擬器調試指令addix18,x0,0x555以下是對該條指令執(zhí)行的描述：1.復位后，PC的值是0；2.從指令存儲器InstrMemory的輸出Instr觀察到數(shù)據(jù)0x55500913H；3.Registers的WrEn信號有效，該信號的標記顯示為綠色；4.Registers的R1idx=0x00H，因此Reg1讀出寄存器x0的值，參與ALU運算；5.Registers的WridxA=0x12H，即十進制的18，表示有數(shù)據(jù)要寫入x18寄存器中；6.立即數(shù)生成模塊Imm給ALU提供運算數(shù)0x00000555H；7.不生產轉移控制信號Branchtaken,該信號的標記顯示為紅色；8.不產生數(shù)據(jù)存儲器Datamemory寫控制信號WrEn,該信號的標記顯示為紅色；9.ALU的運算結果0x00000555H寫入x18寄存器中；10.NextPC=PC+4?！緢D片】

參考答案:

正確

使用Ripe模擬器調試指令swx18,8(x3)調試指令swx18,8(x3)以下是對該條指令執(zhí)行的描述：1.從指令存儲器InstrMemory的輸出Instr觀察到數(shù)據(jù)0x0121a423H；2.Registers的WrEn信號無效，該信號的標記顯示為紅色；3.Registers的R1idx=0x03H，因此Reg1讀出寄存器x3的值，參與ALU運算；4.Registers的R2idx=0x12H，因此Reg2讀出寄存器x12的值，參與ALU運算；5.立即數(shù)生成模塊Imm給ALU提供運算數(shù)0x00000008H；6.不生產轉移控制信號Branchtaken,該信號的標記顯示為紅色；7.產生數(shù)據(jù)存儲器Datamemory寫控制信號WrEn,該信號的標記顯示為綠色；8.數(shù)據(jù)存儲器Datain端口的數(shù)據(jù)將被保存到Addr地址端口指示的單元中；9.ALU的運算結果0x10000008H用來給數(shù)據(jù)存儲器提供地址；10.NextPC=PC+4。【圖片】

參考答案:

錯誤

使用Ripe模擬器調試指令lwx19,8(x3)以下是對該條指令執(zhí)行的描述：1.從指令存儲器InstrMemory的輸出Instr觀察到數(shù)據(jù)0x0081a983H；2.Registers的WrEn信號有效，該信號的標記顯示為綠色；3.Registers的R1idx=0x03H，因此Reg1讀出寄存器x3的值0x10000000H，參與ALU運算；4.Registers的WridxA=0x13H，即十進制的19，表示有數(shù)據(jù)要寫入x19寄存器中；5.立即數(shù)生成模塊Imm給ALU提供運算數(shù)0x00000008H；6.不生產轉移控制信號Branchtaken,該信號的標記顯示為紅色；7.不產生數(shù)據(jù)存儲器Datamemory寫控制信號WrEn,該信號的標記顯示為紅色；8.ALU的運算結果0x100000008H用來給數(shù)據(jù)存儲器Datamemory提供地址；9.數(shù)據(jù)存儲器Datamemory的地址為0x100000008H的單元中的數(shù)據(jù)，寫入x19寄存器中；10.NextPC=PC+4。【圖片】

參考答案:

正確

使用Ripe模擬器調試指令beqx20,x19,-161.從指令存儲器InstrMemory的輸出Instr觀察到數(shù)據(jù)0xff3a08e3;2.Registers的WrEn信號無效，該信號的標記顯示為紅色；3.Registers的R1idx=0x14H，因此Reg1讀出寄存器x20的值；4.Registers的R2idx=0x13H，因此Reg2讀出寄存器x19的值；5.PC模塊給ALU提供運算數(shù)0經00000010H，即十進制16；6.立即數(shù)生成模塊Imm給ALU提供運算數(shù)0xFFFFFFF0，即十進制-16；7.不產生數(shù)據(jù)存儲器Datamemory寫控制信號WrEn,該信號的標記顯示為紅色；8.生產轉移控制信號Branchtaken,該信號的標記顯示為綠色；9.NextPC=PC+4。【圖片】

參考答案:

錯誤

指令addix18,x0,0x555是________（R/I/S/U/B/J)型指令，十六進制機器碼值是________,其中opcode字段為________（填寫二進制數(shù)值）,fun3字段為________，rd字段為________。（每空用#隔開，答案示例：I#55500913#0010011#000#10010）

參考答案:

I#55500913#0010011#10010

指令lwx19,8(x3)________（R/I/S/U/B/J)型指令，十六進制機器碼值是________（例如R#00000000）,其中opcode字段為________（填寫二進制數(shù)值）,fun3字段為________，該指令將________（x19/x3/memory[8+x3])的值寫入目的地址________（x19/x3/memory[8+x3])。（每空用#隔開，答案示例：I#55500913#0010011#000#x18#x18）

參考答案:

I#0081a983#0000011#010#memory[8+x3]#x19

指令orx20,x18,x19________（R/I/S/U/B/J)型指令，十六進制機器碼值是________（例如R#00000000）,其中opcode字段為________（填寫二進制數(shù)值）,fun3字段為________，fun7字段為________，rd字段為________。（每空用#隔開，答案示例：I#55500913#0010011#000#10010）

參考答案:

R#01396a33#0110011#110#0000000#10100

指令beqx20,x19,-16________（R/I/S/U/B/J)型指令，十六進制機器碼值是________（例如R#00000000），其中opcode字段為________（填寫二進制數(shù)值）,該指令在x20和________（x20/x19/-16)的情況下，跳轉到地址________（x20/x19/pc-16)。（每空用#隔開，答案示例：I#55500913#0010011#x10#x10#）

參考答案:

B#ff3a08e3#1100011#x19#pc-16

.data和.text是匯編指示字，分別用于定義________和________(數(shù)據(jù)段/代碼段）。每空用#隔開

參考答案:

數(shù)據(jù)段#代碼段

熟悉Ripes軟件工具欄所有工具的用法下面哪一個工具圖標，可以打開導航工具，看到代碼中所有地址標簽?！緢D片】

參考答案:

7

使用selectprocessor工具選擇單周期RISC-V處理器后，使用Precessor標簽可以打開數(shù)據(jù)通路后，在Register面板中，可以觀察到各個寄存器的名稱、別名和當前的值，x3寄存器的別名為________.

參考答案:

gp

實驗任務設計的ALU在實驗系統(tǒng)上驗證，設｛x3,x2,x1,x0｝=0101，｛y3,y2,y1,y0｝=0010，ALUop=0100；此時觀察到的｛f3,f2,f1,f0｝=____。

參考答案:

0111

RISC-V開源的是

參考答案:

指令集架構

FPGA設計流程的順序是____。I.設計輸入，II.邏輯綜合，III.適配，IV.生成配置文件

參考答案:

I.II.III.IV.

本課程實驗使用的芯片類型屬于

參考答案:

FPGA

將綜合工具生成的電路文件加載到可編程芯片的過程稱為

參考答案:

編程_配置_下載

Verilog模塊的端口類型有

參考答案:

output_input_inout

錯誤的模塊定義語句是

參考答案:

modulemodule_name(inputa,b,outputc)_modulemodule_name(a,b,c)

VHDL是VerilogHDL的簡寫。

參考答案:

錯誤

多個assign持續(xù)賦值語句是按照書寫的順序執(zhí)行的。

參考答案:

錯誤

SystemVerilog包含了Verilog。

參考答案:

正確

綜合是指將HDL描述轉變成門級邏輯電路。

參考答案:

正確

VerilogHDL編譯生成的目標代碼最終被一個計算機執(zhí)行。

參考答案:

錯誤

實驗指導中的代碼“assignSD0=S[7:0];”也可以寫成“assignSD0[7:0]=S[7:0];”

參考答案:

正確

常數(shù)5'he表示的二進制數(shù)是

參考答案:

01110

常數(shù)6'B110011表示的二進制數(shù)是

參考答案:

110011

用VerilogHDL實現(xiàn)S11~S8控制L11~L8亮滅的assign賦值語句是（注：不要有多余的空格）

參考答案:

assignL[11:8]=S[11:8];

遠程實驗平臺推薦使用的瀏覽器為

參考答案:

谷歌瀏覽器

開關S0控制的數(shù)碼管段的編號是

參考答案:

段a

開關S1控制的數(shù)碼管段的編號是

參考答案:

段b

開關S2控制的數(shù)碼管段的編號是

參考答案:

段c

開關S3控制的數(shù)碼管段的編號是

參考答案:

段d

開關S4控制的數(shù)碼管段的編號是

參考答案:

段e

開關S5控制的數(shù)碼管段的編號是

參考答案:

段f

開關S6控制的數(shù)碼管段的編號是

參考答案:

段g

開關S7控制的數(shù)碼管段的編號是

參考答案:

段h（小數(shù)點）

實驗平臺的虛擬面板和LabBoard_TOP模塊對應的。

參考答案:

錯誤

虛擬面板的虛擬元件是根據(jù)添加順序和HDL代碼對應的。

參考答案:

錯誤

虛擬實驗是以真實的硬件實驗板為基礎，通過軟件界面進行實驗操作。

參考答案:

正確

根據(jù)點亮電平的高低，你判斷遠程實驗板的數(shù)碼管是共陰極的還是共陽極的？

參考答案:

共陽極

數(shù)碼管的段是高電平點亮還是低電平點亮？

參考答案:

低電平

LED指示燈點亮時的驅動電平是高電平還是低電平？

參考答案:

高電平

數(shù)字邏輯電路有兩大種類型，組合邏輯電路和時序邏輯電路，組合邏輯電路“沒有記憶”，輸出由輸入決定，時序邏輯電路“有記憶”，輸出不僅和當前輸入有關，還跟以前的狀態(tài)有關。

參考答案:

正確

assign引導的持續(xù)賦值語句，可以描述組合邏輯電路和時序邏輯電路

參考答案:

錯誤

硬件描述語言多條語句之間沒有順序，是由CPU并行執(zhí)行的。

參考答案:

錯誤

{}是拼接運算符，用于將若干個信號的某些位拼接起來，例如:wire[3:0]s;wire[4:0]d;d={1,s};

參考答案:

錯誤

if-else語句和case語句，只能寫在always語句塊里

參考答案:

正確

if-else和case語句都可以實現(xiàn)分支結構，if-else語句有優(yōu)先級，生成串行結構，延遲相等case語句描述并行結構，電路延遲大。

參考答案:

錯誤

以下代碼描述的分別是？assignc=~(a&b);assignd=(a^b)

參考答案:

與非門，異或門

VerilogHDL中在always語句塊中被賦值的信號，應該聲明為______。

參考答案:

reg

普通邏輯門的輸出______連接在一起；三態(tài)門的輸出______連接在一起；三態(tài)門的輸出有______種狀態(tài)，通過使能端控制，可以用于輸出到總線。

參考答案:

不可以，可以，3

使用持續(xù)賦值語句可以描述三態(tài)門如下：inputEn,Din;outputDout;assignDout=En？Din：1’bz;當En為1時，Dout=______,當En為0時，Dout=______.

參考答案:

Din,高阻態(tài)

多路器的功能是從多個輸入中選擇________輸出，使用持續(xù)賦值語句assignY=S?A:B;可以描述一個________選________的多路器。

參考答案:

?一個，2，1

在VerilogHDL中，判斷a等于b的表達式應該寫為“a______b”。

參考答案:

==

語法格式｛repetition_number{expr1,expr2,...,exprN}}表示復制操作，找出與｛2｛a,b}}結果相同的表達式

參考答案:

?{{a,b},{a,b}}_{a,b,a,b}

從下面選出4選1多路器的描述

參考答案:

modulelabx(

inputIn0,In1,In2,IN3,

input[1:0]Sel,

outputlogicOut);

always_comb

case(Sel)

2'b00:Out=In0;

2'b01:Out=In1;

2'b10:Out=In2;

2'b11:Out=In3;

default:Out=1'bx;

endcaseendmodule_modulelabx(input[3:0]In,input[1:0]Sel,outputOut);assignOut

=In[Sel];endmodule

假設a和b是位寬為4的向量，a的值為“1010”,b的值為“0101”,那么值為“1111”的表達式是（）

參考答案:

a|b_a^b

在過程賦值語句always語句塊里賦值，稱為過程賦值，always@后面的括號里是敏感列表，如下用持續(xù)賦值語句描述了一個異或門電路，與它等價的過程賦值語句是（）inputwirea,b;outputwirec;assignc=a^b;

參考答案:

inputwirea,b;outputregc;always@(a,b)

assignc=a^b;_inputwirea,b;outputregc;always@*

assignc=a^b;_inputwirea,b;outputlogicc;always_comb

assignc=a^b;

?總線遵循分時共享原則，選出正確的描述。

參考答案:

為了實現(xiàn)總線的分時使用，三態(tài)緩沖器是實現(xiàn)總線分時使用必不可少的邏輯元件。同一時刻可以有一個部件向總線輸出數(shù)據(jù)。_三態(tài)緩沖器輸出高阻態(tài)時，不影響總線的狀態(tài)。

使用遠程實驗平臺虛擬面板驗證三態(tài)門電路的功能準備好數(shù)據(jù)開關，令DATA0=001，DATA１＝010，DATA2＝100，選出正確的描述。

參考答案:

當OE0=0;OE1=0;OE2=0;輸出使能無效，數(shù)據(jù)開關的值無法傳輸?shù)娇偩€，總線的值顯示為111；_當OE0=1;OE1=0;OE2=0;數(shù)據(jù)開關DATA0的值傳輸?shù)娇偩€，總線的值顯示為001。_當OE0=0;OE1=1;OE2=0;數(shù)據(jù)開關DATA1的值傳輸?shù)娇偩€，總線的值顯示為010。_當OE0=0;OE1=0;OE2=1;數(shù)據(jù)開關DATA2的值傳輸?shù)娇偩€，總線的值顯示為100

使用遠程實驗平臺虛擬面板驗證三態(tài)門電路的功能準備好數(shù)據(jù)開關，令DATA0=001；DATA１＝010；DATA2＝100；驗證多個部件同時向總線輸出，選出錯誤的描述。

參考答案:

當OE0=1;OE1=1;OE2=0;總線沖突，總線的值顯示為011。_當OE0=1;OE1=0;OE2=1;總線沖突，總線的值顯示為101_當OE0=0;OE1=1;OE2=1;總線沖突，總線的值顯示為110

使用遠程實驗平臺虛擬面板驗證2選1多路器電路的功能準備好數(shù)據(jù)開關，