計算機組成原理1一、實訓目的1．了解運算器的組成結構。2．掌握運算器的工作原理。3．掌握簡單運算器的數據傳輸方式。4．驗證運算功能發生器(74LS181)及進位控制的組合功能。計算機組成原理2二、實訓要求完成不帶進位及帶進位算術運算和邏輯運算訓練，了解算術邏輯運算單元的運用。三、實訓原理1．運算器的設計原理（1）使用基本的門電路構成1位全加器。（2）利用進位傳遞邏輯將其構成N位并行加法器。（3）利用多路選擇邏輯實現多種輸入輸出組合選擇，使加法器擴展為多功能的算術邏輯運算。計算機組成原理3（4）利用多路選擇邏輯實現移位功能。（5）使用加法器與移位器組合構成乘法器和除法器。（6）使用兩個（定點）運算器部件的組合則可構成一個浮點運算器。2．74LS181運算器

74LS181是一個四位ALU單元，它是由4個一位全加器以及進位電路構成。下面給出了正邏輯74LS181的邏輯圖如圖10-1所示，其功能表見表10-1。計算機組成原理4圖10-1正邏輯74LS181的邏輯圖計算機組成原理5S3S2S1S0M=0(算術運算)M=1(邏輯運算)Cn＝1（無進位）Cn＝0（有進位）0000F=AF=A+1F=A0001F=A|BF=(A|B)+1F=A|B0010F=A|BF=(A|B)+1F=AB0011F=0-1F=0F=00100F=A+ABF=A+AB+1F=AB0101F=AB+(A|B)F=AB+(A|B)+1F=B0110F=A-B-1F=A-BF=A⊕B0111F=AB-1F=ABF=AB1000F=A+ABF=A+AB+1F=A+B1001F=A+BF=A+B+1F=A⊕B1010F=AB+(A|B)F=AB+(A|B)+1F=B1011F=AB-1F=ABF=AB1100F=A+AF=A+A+1F=11101F=A+(A|B)F=A+(A|B)+1F=A+B1110F=A(A|B)F=A+(A+B)+1F=A+B1111F=A-1F=AF=A

表10-174LS181邏輯功能表(注意：“＋”為算術加，“|”為邏輯或，“－”為算術減。)計算機組成原理6四、實訓電路1.基本運算部件圖10-2所示的是由兩片74LS181芯片構成的8位字長的運算器。右方為低4位運算芯片，左方為高4位運算芯片。低位芯片的進位輸出端Cn+4與高位芯片的進位輸入端Cn相連，高位芯片的輸出端Cn+4可連至進位鎖存電路，以保存此進位。兩個芯片的控制端S0～S3和M各自相連，其控制電平如表10-1。計算機組成原理7

為進行雙操作數運算，運算器的兩個數據輸入端分別由兩個數據暫存器DR1、DR2（74LS273實現）來鎖存數據。要將內總線上的數據鎖存到DR1或DR2中，則鎖存器74LS273的控制端LDDR1或LDDR2須為高電平。當T4脈沖來到的時候，總線上的數據就被鎖存進DR1或DR2中了。為了控制運算器向內總線上輸出運算結果，在其輸出端連接了一個三態門（74LS245實現）。若要將運算結果輸出到總線上，則要將三態門74LS245的控制端ALU-B置低電平。計算機組成原理82．進位控制運算部件在圖10-2的基礎上增加進位控制部分,可設計出進位控制運算部件實訓原理圖如圖10-3所示。其中181的進位進入一個74LS74鎖存器，其寫入是由T4和AR信號控制，T4是脈沖信號，實驗時將T4連至“STATEUNIT”的微動開關KK2上。AR是電平控制信號（低電平有效），可用于實現帶進位控制實驗，而T4脈沖是將本次運算的進位結果鎖存到進位鎖存器中。計算機組成原理9（下面兩個圖中S0、S1、S2、S3只和兩片181連接，不連245）

圖10-2運算器實訓原理圖計算機組成原理10圖10-3進位控制實訓原理圖計算機組成原理11五、實訓步驟1．算術邏輯運算（1）實訓說明實訓電路如圖10-2所示。其中運算器由兩片74LS181構成8位字長的ALU。運算器的輸出經過一個三態門（74LS245）到AUJ3插座，再通過連接排線連接到內總線上。運算器的兩個數據輸入端分別由兩個鎖存器（74LS373）鎖存，鎖存器的輸入端已經連接到內總線上了。計算機組成原理12

數據輸入單元用以給出參與運算的數據。其中輸入開關經過一個三態門（74LS245）和內總線相連，該三態門的控制信號位SW-B，取低電平時，開關上的數據則通過三態門而送入內總線中。總線顯示燈（在BUSUNIT單元中）已與內總線相連，用來顯示內總線上的數據。控制信號中除T4為脈沖信號，其它信號均為電平信號。計算機組成原理13

由于實訓電路中的時序信號均已連至“JTUNIT”單元中的相應時序信號引出端，因此，需要將“JTUNIT”單元中的T4接至“STATEUNIT”單元中的微動開關KK2的輸出端。在進行實驗時，按動微動開關，即可獲得實驗所需的單脈沖，如圖10-4所示。

S3、S2、S1、S0、Cn、M、LDDR1、LDDR2、ALU-B，SW-B各電平控制信號則使用“SWTICHUNIT”單元中的二進制數據開關來模擬，其中Cn、ALU-B、SW-B為低電平有效，LDDR1、LDDR2為高電平有效。上述實訓信號連接情況如圖10-4所示。計算機組成原理14圖10-4運算器實訓接線圖計算機組成原理15（2）操作步驟①按圖10-4連接實訓電路并檢查無誤后打開電源開關。圖中將用戶需要連接的信號線用小圓圈標明。②用輸入開關向暫存器DR1置數，操作流程如圖10-5所示。

a.撥動輸入開關形成二進制數（或其它數值）。（數據顯示燈亮為0，滅為1）。

b.使SWITCHUNIT單元中的開關SW-B=0（打開數據輸入三態門）、ALU-B=1（關閉ALU輸出三態門）、LDDR1=1（為打開DR1輸入準備）、LDDR2=0（關閉DR2輸入）。計算機組成原理16c.按動微動開關KK2（產生T4脈沖信號），與LDDR1信號一起，將二進制數置入DR1中。③輸入開關向暫存器DR2置數，操作流程如圖10-5所示。

a.撥動輸入開關形成二進制數（或其它數值）。（數據顯示燈亮為0，滅為1）。

b.使SWITCHUNIT單元中的開關SW-B=0（打開數據輸入三態門）、ALU-B=1（關閉ALU輸出三態門）、LDDR1=0（關閉DR1輸入）、LDDR2=1（為打開DR2輸入準備）。

計算機組成原理17c.按動微動開關KK2（產生T4脈沖信號），與LDDR2信號一起，將二進制數置入DR2中。④檢查DR1和DR2中存在的數是否正確。

a.使SWITCHUNIT單元中的開關SW-B=1（關閉數據輸入三態門）、ALU-B=0（關閉ALU輸出三態門）、LDDR1=0（關閉DR1輸入）、LDDR2=0（關閉DR2輸入）。

b.置S3、S2、S1、S0、M為11111，總線顯示燈則顯示DR1中的數。

c.置S3、S2、S1、S0、M為10101，總線顯示燈則顯示DR2中的數。計算機組成原理18⑤改變運算器的功能設置，觀察運算器的輸出。

a.保持SW-B、ALU-B=0保持不變。

b.按表1.1置S3、S2、S1、S0、M、Cn的數值，并觀察總線顯示燈顯示的結果。例如：置S3、S2、S1、S0、M、Cn為100101，運算器作加法運算置S3、S2、S1、S0、M、Cn為011000，運算器作減法運算。計算機組成原理19圖10-5向DR1和DR2寄存器置數操作流程計算機組成原理202.進位控制運算（1）實訓說明進位控制運算器的實訓原理如圖10-3所示，在算術邏輯運算實訓的基礎上增加進位控制部分，使ALU的進位進入到進位鎖存器中。其寫入是由T4和AR信號控制。T4為脈沖信號；AR是電平控制信號，低電平有效。當T4脈沖來到時，則將本次運算的進位結果鎖存到進位鎖存器中。計算機組成原理21圖10－6進位控制實訓接線（上圖方格內豎線不需要）

計算機組成原理22（2）操作步驟①按圖10-6連接實驗電路并檢查無誤。②打開電源開關。③用輸入開關向暫存器DR1和DR2置數。操作流程如圖10-5所示。④關閉數據輸入三態門（SW-B=1），打開ALU輸出三態門（ALU-B=0），并使LDDR1=0、LDDR2=0，關閉寄存器。⑤對進位標志清零。置S3、S2、S1、S0、M的狀態為00000，置AR的狀態為0。（清零時DR1中的數不應等于FF）。按動微動開關KK2。注：進位標志指示燈CY亮時表示進位標志為“0”，無進位；標志指示燈CY滅時表示進位為“1”，有進位。計算機組成原理23⑥驗證帶進位運算及進位鎖存功能。使Cn=1，AR=0，進行帶進位算術運算。例如，進行加法運算，使ALU-B=0，S3S2S1S0M狀態為10010，此時數據總線上顯示的數據為DR1加DR2加當前進位標志，這個結果是否有進位產生，則要按動微動開關KK2，若進位標志燈亮，則無進位，反之則有進位。因為做加法運算時數據總線一直顯示的數據為DR1+DR2+CY，所以當有進位輸入到進位鎖存器后，總線顯示的數據為加上進位位的結果。思考：

在8位運算器的基礎上，如何設計16位運算器？

計算機組成原理24六、練習

驗證74LS181的算術運算和邏輯運算功能：在給定DR1=65H、DR2=A7H的情況下，改變運算器的功能設置，觀察運算器的輸出，填入下表中，并和理論分析進行比較、驗證。計算機組成原理25DR1DR2S3S2S1S0M=0（算術運算）M=1（邏輯運算）CN=1(無進位)CN=0(有進位)65A70000F=()F=()F=()65A70001F=()F=()F=()65A70010F=()F=()F=()65A70011F=()F=()F=()65A70100F=()F=()F=()65A70101F=()F=()F=()65A70110F=()F=()F=()65A70111F=()F=()F=()65A71000F=()F=()F=()65A71001F=()F=()F=()65A71010F=()F=()F=()65A71011F=()F=()F=()65A71100F=()F=()F=()65A71101F=()F=()F=()65A71110F=()F=()F=()65A71111F=()F=()F=()計算機組成原理26實訓二存儲器1．熟悉存儲器和總線組成的硬件電路。

2．掌握靜態隨機存儲器RAM工作特性及數據的讀寫方法。一、實訓目的計算機組成原理27

按照實訓步驟完成實訓項目，利用存儲器和總線進行數據傳輸。二、實訓要求三、實訓原理

半導體存儲芯片采用超大規模集成電路制造工藝，其結構如圖10-7所示。計算機組成原理28圖10-7半導體存儲芯片結構

存儲芯片通過地址總線、數據總線和控制總線與外部連接。地址線是單向輸入，數據線是雙向輸入輸出，數據線和地址的位數共同反映存儲芯片的容量。例如：地址線為10根，數據線為8根，則芯片容量為210×8＝4096＝4KB。計算機組成原理29

控制線主要有讀/寫控制線WE與片選線CE兩種。讀/寫控制線決定芯片進行讀/寫操作，片選線用來選擇存儲芯片（通常主存由多個存儲芯片構成）。四、實訓電路

所用的半導體靜態存儲器電路原理如圖10-8所示。實訓中的靜態存儲器由一片6116（2K×8）構成，其數據線接至數據總線，地址總線由地址鎖存器（74LS273）給出，地址燈AD0～AD7與地址線相連，顯示地址線內容。數據開關經一三態門（74LS245）連至數據總線，分時給出地址和數據。計算機組成原理30

因為地址寄存器為8位，接入6116的地址A7～A0，而高三位A8～A10接地，所以其實際容量為256字節。6116有三個控制線：CE（片選線）、OE（讀線）、WE（寫線）。當片選有效（CE=0）時，OE=0時進行讀操作，WE=0時進行寫操作。本實驗中將OE常接地，在此種情況下，當CE=0、WE=0時進行讀操作，CE=0、WE=1時進行寫操作，其寫時間與T3脈沖寬度一致。操作時將T3脈沖接至實驗板上時序電路模塊的TS3相應插孔中，其脈沖寬度可調，其它電平控制信號由“SWITCHUNIT”單元的二進制開關模擬，其中SW-B為低電平有效，LDAR為高電平有效。計算機組成原理31圖10-8存儲器實訓電路圖計算機組成原理321．形成時鐘脈沖信號T3，其連線方法和操作步驟如下：（1）接通電源，用示波器接入方波信號源的輸出插孔H24,調節電位器W1，使H24端輸出實驗所期望頻率的方波。（2）時序電路模塊中的?和H23排針相連。（3）在時序電路模塊中有兩個二進制開關“STOP”和“STEP”。將“STOP”開關置為“RUN”狀態、“STEP”開關置為“EXEC”狀態時，按動微動開關“START”，則T3輸出為連續的方波信號，此時調節電位器W1，用示波器觀察，使T3輸出實驗要求的脈沖信號。當“STOP”開關置為“RUN”狀態、“STEP”開關置為“STEP”狀態時，每按動一次微動開關“START”，則T3輸出一個單脈沖，其脈沖寬度與連續方式相同。五、實訓步驟計算機組成原理33

2．按圖10-9連接實驗線路，仔細檢查線路無誤后接通電源。由于存儲器模塊內部的連線已經連接好，因此只需要完成實驗電路的形成、控制信號模擬開關、時鐘脈沖信號T3與外部存儲模塊的外部連接。計算機組成原理34圖10-9實訓接線圖計算機組成原理353．給存儲器的00、01、02、03、04地址單元中分別寫入數據11、12、13、14、15，具體操作步驟如圖10-10所示（以向0號單元寫入數據11為例）：圖10-10寫入數據流程圖計算機組成原理36

依次讀出第00、01、02、03、04號單元中的內容，觀察上述各單元中的內容是否與前面寫入的一致。具體操作步驟如圖10-11所示（以向0號單元讀出數據11為例）：圖10-11讀出數據流程圖思考：

假如計算機系統需要64KB容量的內存，存儲電路該如何設計？計算機組成原理37

給存儲器的11～1A地址單元中分別寫入數據，并依次讀出10個單元中的數據，觀察數據燈，檢測顯示結果。

六、練習計算機組成原理38實訓三微控制器實驗1.掌握時序產生器的組成原理。2.掌握微程序控制器的組成原理。3.掌握微程序的編制、寫入，觀察微程序的運行。一、實訓目的二、實訓要求

按照實訓步驟完成實訓項目，熟悉微程序的編碼、寫入、觀察運行狀態。計算機組成原理39

微程序控制器的基本任務是完成當前指令的翻譯和執行，即將當前指令的功能轉換成可以控制的硬件邏輯部件工作的微命令序列，完成數據傳送和各種控制操作。它的執行方法就是將控制各部件動作的微命令的集合進行編碼，即將微命令的集合仿照機器指令一樣，用數字代碼的形式表示，這種表示稱為微指令。這樣就可以用一個微指令序列表示一條機器指令，這種指令序列稱為微程序。微程序存儲在一種專用的存儲器中，稱為控制存儲器。微程序控制器原理框圖如圖10-12所示。三、實訓原理計算機組成原理40圖10－12微控器原理圖計算機組成原理411．時序邏輯原理實訓所用的時序控制電路框圖如圖10-13所示，可產生4個等間隔的時序信號TS1～TS4，其中?為時鐘信號，由方波信號源（SIGNALUNIT）單元提供，可產生頻率及脈寬可調的方波信號。讀者在練習中可根據實訓需要自行選擇方波信號的頻率及脈寬。圖中STEP和START由設計的時序控制單元（STATEUNIT）中的二進制開關STEP和START模擬產生。當STEP開關為0時，系統處于連續（EXEC）執行狀態，此時按下START鍵后，時序信號TS1～TS4將周而復始地發送出去。當STEP為1（STEP）時，此時按下START鍵后，時序信號TS1～TS4只產生一個周期，機器便處于單步（STEP）運行狀態，即此時只發送一個CPU周期的時序信號就停機。利用單步方式，每次只讀取一條微指令，可以觀察微指令的代碼與當前微指令的執行結果。另外，當機器連續運行時，如果STEP開關置“1”，也會使機器停機，或使CLR開關撥至零也可以使時序清零。

四、實訓電路計算機組成原理42

由于時序電路的內部線路已經連好，所以只需要將時序電路和方波信號源連接，即將時序電路的時鐘輸入端?接至方波信號發生器輸入端H23上，按動啟動鍵START后，就可以產生時序信號TS1～TS4。時序電路的CLR已接至實驗板左下方的CLR模擬開關上。圖10-13時序控制電路框圖計算機組成原理432．微程序控制實訓電路實訓微程序控制器的組成如圖10-14所示，其中控制存儲器可以采用3片2816的E2PROM構成；微命令寄存器18位，用兩片8D觸發器（273）和一片4D（175）觸發器組成；微地址寄存器6位，用三片正沿觸發的雙D觸發器（74）組成，它們帶有清“0”端和預置端；在不判別測試的情況下，T2時刻打入微地址寄存器的內容即為下一條微指令地址。當T4時刻測試判別時，轉移邏輯滿足條件后輸出的負脈沖通過強置端將某一觸發器置為“1”狀態，完成地址修改。計算機組成原理44

在該實訓電路中可以設計具有三種狀態的編程開關：PROM（編程）、READ（校驗）、RUN（運行）。當處于“編程狀態”時，讀者可根據微地址和微指令格式將微指令二進制代碼寫入到控制存儲器2816中。當處于“校驗狀態”時，可以對寫入控制存儲器中的二進制代碼進行驗證，從而可以判斷寫入的二進制代碼是否正確。當處于“運行狀態”時，只需要給出微程序的入口地址，則可根據微程序流程圖自動執行微程序。計算機組成原理453．指令格式微指令字長共24位，其控制位順序如下：242322212019181716151413121110987654321S3S2S1S0MCnWECELDPCABCμA5～μA0

ALU控制字段：S3、S2、S1、S0、M、Cn，它們的二進制組合用于控制ALU的工作模式，具體含義參見運算器實訓中關于ALU的介紹。存儲器讀寫控制字段：WE，用于控制存儲器的讀寫控制，詳細的介紹參見存儲器實驗。片選字段：CE，LDPC的組合將會對存儲器、輸入、輸出設備進行片選。

A、B、C字段分別是3位二進制的組合，它們分別作為譯碼器的輸入，然后輸出各種控制信號，其含義將在基本模型機實訓中做詳細介紹，A、B、C字段輸入與輸出信號對應表見10-2，10-3，10-4所示。計算機組成原理46表10-2A字段輸入與輸出信號對應表151413選擇000001LDRi010LDDR1011LDDR2100LDIR101LOAD110LDAR與圖10-14中不一致，圖中是LDR1，是否按表中？按表中

計算機組成原理47表10-3B字段輸入與輸出信號對應表121110選擇000001RS－B010RD－B011RI－B100299－B101ALU－B110SW—B111PC－B計算機組成原理48表10-4C字段輸入與輸出信號對應表987選擇000001P（1）010P（2）011P（3）100P（4）101AR110LDPC與圖10-14中不一致，圖中是PC(1)，是否按表中？按表中

計算機組成原理49

微指令字長種UA5－UA0為6位的后續微地址，A、B、C為三個譯碼字段，分別由三個控制位譯碼出多位。C字段中的P（1）～P（4）是四個測試字位。其功能是根據機器指令及相應微代碼進行譯碼，使微程序轉入相應的微地址入口，從而實現微程序的順序、分支、循環運行，其原理如圖10-15所示，圖中I7～I2為指令寄存器的第7～2位輸出，SE5～SE1為微控制器單元微地址鎖存器的輸出端。AR為算術運算是否影響進位及判零標志控制位，其為零有效。B字段中的RS-B、R0-B、RI-B分別為源寄存器選通信號、目的寄存器選通信號及變址寄存器選通信號，其功能是根據機器指令來進行三個工作寄存器R0、R1及R2的選通譯碼，其原理如圖10-16所示，圖中I0～I4為指令寄存器的第0～4位，LDRi為打入工作寄存器信號的譯碼器使能控制位。計算機組成原理50

圖10-14微控制器實訓電路圖計算機組成原理51圖10-15微程序執行分支選擇原理圖計算機組成原理52圖10-16寄存器控制原理圖計算機組成原理531．實訓說明圖10-17為幾條機器指令對應的參考微程序流程圖，將全部微程序按微指令格式變成二進制代碼，可得到表10-5的二進制代碼表。五、實訓步驟計算機組成原理542．觀察時序信號用雙蹤示波器（或用PC示波器功能）觀察方波信號源的輸出，時序電路中的“STOP”開關置為“RUN”，“STEP”開關置為“EXEC”。按動START按鍵，從示波器上可觀察到TS1、TS2、TS3、TS4各點的波形，比較它們的相互關系，畫出其波形，并標注測量所得的脈沖寬度，見圖10-18。計算機組成原理55圖10-17微程序流程圖計算機組成原理56圖10-18時序信號圖計算機組成原理57表10-5二進制代碼表微地址S3S2S1S0MCNWECELDPCABCUA5---UA00000000001110111010001000001000000011110111000000010020000000001000000010010000300000000011000000000010004000000000011000000000101050000000100100010000001100610010101000110100000000107000000010110000000001101100000000110011100000000011100000001111011100000001112000000011110111000000111130000000111101110000011101400000001111011100001010115000000100000001000000001160000000001100000000011111700000000000000000000000125000000001101000000000001計算機組成原理583．操作步驟：（1）編程①將微程序控制器編程開關置為PROM（編程）狀態。②將時序產生單元（STATEUNIT）中的“STEP”置為“STEP”，“STOP”置為“RUN”狀態。③用二進制模擬開關置微地址MA5—MA0。④在微程序編程開關MK23－MK0上置微代碼，24位開關對應24位顯示燈，開關量置為“0”時燈亮，開關量為“1”時燈滅。⑤啟動時序電路（按動啟動按鈕“START”），即將微代碼寫入到2816的相應地址對應的單元中。⑥重復③～⑤步驟，將表10-2的微代碼寫入2816中。計算機組成原理59

（2）校驗微指令①將微程序控制器編程開關置為READ（校驗）狀態。②將時序產生單元（STATEUNIT）中的“STEP”置為“STEP”，“STOP”置為“RUN”狀態。③用二進制模擬開關置微地址MA5—MA0。④啟動時序電路（按動啟動按鈕“START”），讀出微代碼。觀察顯示燈MD23－MD0的狀態（燈亮為“0”，滅為“1”），檢查讀出的微代碼是否與寫入的相同。如果不同，則將開關置于PROM編程狀態，重新執行1）（編程）即可運行并觀察結果。⑤運行的過程中著重觀察微地址顯示燈、微命令顯示燈。運行的方式有單步和連續兩種方式。計算機組成原理60

（3）單步運行①將微程序控制器編程開關置于“RUN（運行）”狀態。②將時序產生單元（STATEUNIT）中的“STEP”置為“STEP”，“STOP”置為“RUN”狀態。③撥動微地址清零CLR開關，將CLR的狀態按1→0→1變化。從而將微地址寄存器MA5－MA0清零，微程序運行的入口微地址置為000000（二進制）。④連續按動“START”鍵，啟動時序電路。每按動一次“START”鍵，將順序讀出一條微指令并執行后停機。此時，微地址顯示燈顯示的是下一條將要運行的微指令地址，微命令顯示燈顯示的是正讀出并執行的微指令。計算機組成原理61

（4）連續運行：①將微程序控制器編程開關置于“RUN（運行）”狀態。②將時序產生單元（STATEUNIT）中的“STEP”置為“EXEC”，“STOP”置為“RUN”狀態。③撥動微地址清零CLR開關，將CLR的狀態按1→0→1變化。從而將微地址寄存器MA5－MA0清零，微程序運行的入口微地址置為000000（二進制）。④按動“START”鍵一次，啟動時序電路，控制器將自動的順序讀出每條微指令并執行，直到結束。此時，微地址顯示燈顯示的是下一條將要運行的微指令地址，微命令顯示燈顯示的是當前讀出并執行的微指令。思考：觀察圖10-17微程序流程圖，請總結設計微程序有那些規律？計算機組成原理62

寫出下圖中微地址為20、21、22、24四條微指令的二進制微代碼。六、練習計算機組成原理63實訓四基本模型機設計與實現1．掌握前面部件單元電路訓練的基礎上，進一步構造一臺基本模型計算機。2．掌握微程序執順序強制改變的原理3．掌握機器指令與微程序的對應關系。4．掌握機器指令的執行流程。5．掌握機器指令的微程序的編制、寫入。一、實訓目的計算機組成原理64

在常規微程序控制器訓練的基礎上，定義五條機器指令，并編寫相應的微程序，設計一臺微程序控制的指令級模型計算機，進一步認識、掌握整機概念。二、實訓要求三、實訓原理

在實訓一至三部件實訓過程中，各部件單元的控制信號是人為模擬產生的，如運算器實訓中對74LS-181芯片的控制，存儲器實訓中對存儲器芯片計算機組成原理65的控制信號。而本次訓練主要是設計在微程序控制下自動產生各部件單元的控制信號，實現特定指令的功能。這里，計算機數據通路的控制將由微程序控制器來完成，CPU從內存中取出一條機器指令到指令執行結束的一個指令周期全部由微指令組成的序列來完成，即一條機器指令對應一段微程序。

計算機組成原理661．模型機機器指令本實訓采用五條機器指令：IN（輸入）、ADD（二進制加法）、STA（存數）、OUT（輸出）、JMP（無條件轉移），其指令格式如下（前4位為操作碼）：助記符機器指令說明IN00000000“DATAUNIT”重的開關狀態－>R0ADDadd00010000XXXXXXXXR0＋[addr]－>R0STAaddr00100000XXXXXXXXR0－>[addr]OUTaddr00110000XXXXXXXX[addr]－>BUSJMPaddr01000000XXXXXXXXaddr－>PC

其中IN為單字長（8位），其余為雙字長指令，XXXXXXXX為addr對應的二進制地址碼。計算機組成原理672．裝入機器程序為了向RAM中裝入程序和數據，檢查寫入是否正確，并能啟動程序執行，還必須設計三個控制臺操作微程序。存儲器讀操作（KRD）：微地址清零CLR開關，控制臺開關SWB、SWA為“00”時，按START微動開關，可對RAM連續手動讀操作。存儲器寫操作（KWE）：撥動微地址清零CLR開關，控制臺開關SWB、SWA為“01”時，按START微動開關，可對RAM連續手動寫入。計算機組成原理68

啟動程序：微地址清零CLR開關，控制臺開關SWB、SWA為“11”時，按START微動開關，即可轉入到第01號“取址”微指令，啟動程序運行。上述三條控制臺指令用兩個開關SWB、SWA的狀態來設置，其定義見表10-4。控制原理圖見實訓三（圖10-15微程序執行分支選擇原理圖）所示。SWBSWA控制臺指令001011讀內存（KRD）寫內存（KWE）啟動程序（RP）表10-4SWB、SWA的狀態計算機組成原理693．系統微指令格式系統執行五條機器指令的微代碼定義見表10-5。A、B、C字段對應的譯碼信號見實訓三表10-2。242322212019181716151413121110987654321S3S2S1S0MCnWECELDPCABCμA5～μA0表10-5微指令格式4．機器指令與微程序的對應關系

每條機器指令由多條微指令按一定的順序完成，以MOV指令（從存儲器到存儲器）為例，完成MOV指令的執行需要執行6條微指令才能完成，其執行流程為：計算機組成原理705．系統微程序系統涉及到的微程序流程見實訓三（圖10-17）所示，當執行“取指”微指令時，該微指令的判別測試字段為P(1)測試。由于“取指”微指令是所有為程序都使用的公用微指令，因此P(1)的測試結果出現多路分支。本級用指令寄存器的前4位（IR7-IR4）作為測試條件，出現5路分支，占用5個固定微地址單元。計算機組成原理71

控制臺操作為P(4)測試，如圖10-19所示，它以控制臺開關SWB、SWA作為測試條件，出現了3路分支，占用3個固定微地址單元。當分支微地址單元固定后，控制存儲器剩下的其它地址就可以一條微指令占用一個單元地址，而且地址可以隨意使用。P(1)和P(4)對微程序執行分支選擇情況如實訓三（圖10-15微程序執行分支選擇原理圖）所示。當全部微程序設計完畢后，應將每條微指令代碼化，表10-6即為將實訓三圖10-17和圖10-19的微程序流程圖按微指令格式轉化而成的“二進制微代碼表”。計算機組成原理72

圖10-19微程序流程圖計算機組成原理73微地址S3S2S1S0MCNWECELDPCABCUA5---UA000000000011101110100010000010000000111101110000000100200000000010000000100100003000000000110000000000100040000000000110000000001010500000001001000100000011006100101010001101000000001070000000101100000000011011000000001100111000000000111000000011110111000000011120000000111101110000001111300000001111011100000111014000000011110111000010101150000001000000010000000011600000000011000000000111117000000000000000000000001200000000111101110000100102100000001111011100001010022000000000000000000010000230000000100000000000000012400000010000011000001000125000000001101000000000001表10-6二進制代碼表計算機組成