AD和DA的工作原理AD：模數(shù)轉(zhuǎn)換，將模擬信號變成數(shù)字信號，便于數(shù)字設(shè)備處理。DA：數(shù)模轉(zhuǎn)換，將數(shù)字信號轉(zhuǎn)換為模擬信號與外部世界接口。具體可以看看下面的資料,了解一下工作原理：1.AD轉(zhuǎn)換器的分類下面簡要介紹常用的幾種類型的基本原理及特點：積分型、逐次逼近型、并行比較型/串并行型、工-A調(diào)制型、電容陣列逐次比較型及壓頻變換型。rl）積分型（如TLC7135）積分型AD工作原理是將輸入電壓轉(zhuǎn)換成時間（脈沖寬度信號）或頻率（脈沖頻率），然后由定時器/計數(shù)器獲得數(shù)字值。其優(yōu)點是用簡單電路就能獲得高分辨率，但缺點是由于轉(zhuǎn)換精度依賴于積分時間，因此轉(zhuǎn)換速率極低。初期的單片AD轉(zhuǎn)換器大多采用積分型，現(xiàn)在逐次比較型已逐步成為主流逐次比較型（如TLC0831）逐次比較型AD由一個比較器和DA轉(zhuǎn)換器通過逐次比較邏輯構(gòu)成，從MSB開始，順序地對每一位將輸入電壓與內(nèi)置DA轉(zhuǎn)換器輸出進行比較，經(jīng)n次比較而輸出數(shù)字值。其電路規(guī)模屬于中等。其優(yōu)點是速度較高、功耗低，在低分辯率（＜12位）時價格便宜，但高精度（＞12位）時價格很高。并行比較型/串并行比較型（如TLC5510）并行比較型AD采用多個比較器，僅作一次比較而實行轉(zhuǎn)換，又稱FLash（快速）型。由于轉(zhuǎn)換速率極高，n位的轉(zhuǎn)換需要2n-1個比較器，因此電路規(guī)模也極大，價格也高,只適用于視頻AD轉(zhuǎn)換器等速度特別高的領(lǐng)域。串并行比較型AD結(jié)構(gòu)上介于并行型和逐次比較型之間，最典型的是由2個n/2位的并行型AD轉(zhuǎn)換器配合DA轉(zhuǎn)換器組成，用兩次比較實行轉(zhuǎn)換，所以稱為Halfflash（半快速）型。還有分成三步或多步實現(xiàn)AD轉(zhuǎn)換的叫做分級（Multistep/Subrangling）型AD,而從轉(zhuǎn)換時序角度又可稱為流水線（Pipelined）型AD,現(xiàn)代的分級型AD中還加入了對多次轉(zhuǎn)換結(jié)果作數(shù)字運算而修正特性等功能。這類AD速度比逐次比較型高，電路規(guī)模比并行型小。!4）E-A調(diào)制型（如AD7705）E-A型AD由積分器、比較器、1位DA轉(zhuǎn)換器和數(shù)字濾波器等組成。原理上近似于積分型，將輸入電壓轉(zhuǎn)換成時間（脈沖寬度）信號，用數(shù)字濾波器處理后得到數(shù)字值。電路的數(shù)字部分基本上容易單片化，因此容易做到高分辨率。主要用于音頻和測量。5）電容陣列逐次比較型電容陣列逐次比較型AD在內(nèi)置DA轉(zhuǎn)換器中采用電容矩陣方式，也可稱為電荷再分配型。一般的電阻陣列DA轉(zhuǎn)換器中多數(shù)電阻的值必須一致，在單芯片上生成高精度的電阻并不容易。如果用電容陣列取代電阻陣列，可以用低廉成本制成高精度單片AD轉(zhuǎn)換器。最近的逐次比較型AD轉(zhuǎn)換器大多為電容陣列式的。壓頻變換型(如AD650)壓頻變換型(Voltage-FrequencyConverter)是通過間接轉(zhuǎn)換方式實現(xiàn)模數(shù)轉(zhuǎn)換的。其原理是首先將輸入的模擬信號轉(zhuǎn)換成頻率，然后用計數(shù)器將頻率轉(zhuǎn)換成數(shù)字量。從理論上講這種AD的分辨率幾乎可以無限增加，只要采樣的時間能夠滿足輸出頻率分辨率要求的累積脈沖個數(shù)的寬度。其優(yōu)點是分辯率高、功耗低、價格低，但是需要外部計數(shù)電路共同完成AD轉(zhuǎn)換。AD轉(zhuǎn)換器的主要技術(shù)指標分辯率(Resolution)指數(shù)字量變化一個最小量時模擬信號的變化量，定義為滿刻度與2n的比值。分辯率又稱精度，通常以數(shù)字信號的位數(shù)來表示。轉(zhuǎn)換速率(ConversionRate)是指完成一次從模擬轉(zhuǎn)換到數(shù)字的AD轉(zhuǎn)換所需的時間的倒數(shù)。積分型AD的轉(zhuǎn)換時間是毫秒級屬低速AD，逐次比較型AD是微秒級屬中速AD,全并行/串并行型AD可達到納秒級。采樣時間則是另外一個概念，是指兩次轉(zhuǎn)換的間隔。為了保證轉(zhuǎn)換的正確完成，采樣速率(SampleRate)必須小于或等于轉(zhuǎn)換速率。因此有人習慣上將轉(zhuǎn)換速率在數(shù)值上等同于采樣速率也是可以接受的。常用單位是ksps和Msps,表示每秒采樣千/百萬次(kilo/MillionSamplesperSecond)。量化誤差(QuantizingError)由于AD的有限分辯率而引起的誤差，即有限分辯率AD的階梯狀轉(zhuǎn)移特性曲線與無限分辯率AD(理想AD)的轉(zhuǎn)移特性曲線(直線)之間的最大偏差。通常是1個或半個最小數(shù)字量的模擬變化量，表示為1LSB、1/2LSB。 :h+Y2B5偏移誤差(OffsetError)輸入信號為零時輸出信號不為零的值，可外接電位器調(diào)至最小。滿刻度誤差(FullScaleError)滿度輸出時對應(yīng)的輸入信號與理想輸入信號值之差。線性度(Linearity)實際轉(zhuǎn)換器的轉(zhuǎn)移函數(shù)與理想直線的最大偏移，不包括以上三種誤差。其他指標還有：絕對精度(AbsoluteAccuracy)，相對精度(RelativeAccuracy)，微分非線性，單調(diào)性和無錯碼，總諧波失真(TotalHarmonicDistotortion縮寫THD)和積分非線性。DA轉(zhuǎn)換器的內(nèi)部電路構(gòu)成無太大差異，一般按輸出是電流還是電壓、能否作乘法運算等進行分類。大多數(shù)DA轉(zhuǎn)換器由電阻陣列和n個電流開關(guān)(或電壓開關(guān))構(gòu)成。按數(shù)字輸入值切換開關(guān)，產(chǎn)生比例于輸入的電流(或電壓)。此外，也有為了改善精度而把恒流源放入器件內(nèi)部的。一般說來，由于電流開關(guān)的切換誤差小，大多采用電流開關(guān)型電路，電流開關(guān)型電路如果直接輸出生成的電流，則為電流輸出型DA轉(zhuǎn)換器，。此外，電壓開關(guān)型電路為直接輸出電壓型DA轉(zhuǎn)換器。）電壓輸出型（如TLC5620）電壓輸出型DA轉(zhuǎn)換器雖有直接從電阻陣列輸出電壓的，但一般采用內(nèi)置輸出放大器以低阻抗輸出。直接輸出電壓的器件僅用于高阻抗負載，由于無輸出放大器部分的延遲，故常作為高速DA轉(zhuǎn)換器使用。9）電流輸出型（如THS5661A）電流輸出型DA轉(zhuǎn)換器很少直接利用電流輸出，大多外接電流一電壓轉(zhuǎn)換電路得到電壓輸出，后者有兩種方法：一是只在輸出引腳上接負載電阻而進行電流—電壓轉(zhuǎn)換，二是外接運算放大器。用負載電阻進行電流—電壓轉(zhuǎn)換的方法，雖可在電流輸出引腳上出現(xiàn)電壓，但必須在規(guī)定的輸出電壓范圍內(nèi)使用，而且由于輸出阻抗高，所以一般外接運算放大器使用。此外，大部分CMOSDA轉(zhuǎn)換器當輸出電壓不為零時不能正確動作，所以必須外接運算放大器。當外接運算放大器進行電流電壓轉(zhuǎn)換時，則電路構(gòu)成基本上與內(nèi)置放大器的電壓輸出型相同，這時由于在DA轉(zhuǎn)換器的電流建立時間上加入了達算放入器的延遲，使響應(yīng)變慢。此外，這種電路中運算放大器因輸出引腳的內(nèi)部電容而容易起振，有時必須作相位補償。）乘算型（如AD7533）DA轉(zhuǎn)換器中有使用恒定基準電壓的，也有在基準電壓輸入上加交流信號的，后者由于能得到數(shù)字輸入和基準電壓輸入相乘的結(jié)果而輸出，因而稱為乘算型DA轉(zhuǎn)換器。乘算型DA轉(zhuǎn)換器一般不僅可以進行乘法運算，而且可以作為使輸入信號數(shù)字化地衰減的衰減器及對輸入信號進行調(diào)制的調(diào)制器使用。）一位DA轉(zhuǎn)換器一位DA轉(zhuǎn)換器與前述轉(zhuǎn)換方式全然不同，它將數(shù)字值轉(zhuǎn)換為脈沖寬度調(diào)制或頻率調(diào)制的輸出，然后用數(shù)字濾波器作平均化而得到一般的電壓輸出（又稱位流方式），用于音頻等場合。4.DA轉(zhuǎn)換器的主要技術(shù)指標：1） 分辯率（Resolution）指最小模擬輸出量（對應(yīng)數(shù)字量僅最低位為'1'）與最大量（對應(yīng)數(shù)字量所有有效位為‘1'）之比。2） 建立時間（SettingTime）是將一個數(shù)字量轉(zhuǎn)換為穩(wěn)定模擬信號所需的時間，也可以認為是轉(zhuǎn)換時間。DA中常用建立時間來描述其速度，而不是AD中常用的轉(zhuǎn)換速率。一般地，電流輸出DA建立時間較短，電壓輸出DA則較長。其他指標還有線性度（Linearity）,轉(zhuǎn)換精度，溫度系數(shù)/漂移AD/DA轉(zhuǎn)換技術(shù)的發(fā)展歷程及其趨勢隨著電子產(chǎn)業(yè)數(shù)字化程度的不斷發(fā)展，逐漸形成了以數(shù)字系統(tǒng)為主體的格局。A/D轉(zhuǎn)換器作為模擬和數(shù)字電路的接口,正受到日益廣泛的關(guān)注。隨著數(shù)字技術(shù)的飛速發(fā)展,人們對A/D轉(zhuǎn)換器的要求也越來越高，新型的模/數(shù)字轉(zhuǎn)換技術(shù)不斷涌現(xiàn)。本文著重介紹了當前幾種常用的模擬/數(shù)字轉(zhuǎn)換技術(shù);并通過對數(shù)字技術(shù)發(fā)展近況的分析，探討了模擬/數(shù)字轉(zhuǎn)換技術(shù)未來的發(fā)展趨勢。A/D轉(zhuǎn)換器的發(fā)展歷史計算機、數(shù)字通訊等數(shù)字系統(tǒng)是處理數(shù)字信號的電路系統(tǒng)。然而，在實際應(yīng)用中，遇到的大都是連續(xù)變化的模擬量，因此，需要一種接口電路將模擬信號轉(zhuǎn)換為數(shù)字信號。A/D轉(zhuǎn)換器正是基于這種要求應(yīng)運而生的。1970年代初，由于MOSH藝的精度還不夠高，所以模擬部分一般采用雙極工藝，而數(shù)字部分則采用MOS工藝，而且模擬部分和數(shù)字部分還不能做在同一個芯片上。因此,A/D轉(zhuǎn)換器只能采用多芯片方式實現(xiàn)，成本很高。1975年,一個采用NMOS工藝的10位逐次逼近型A/D轉(zhuǎn)換器成為最早出現(xiàn)的單片A/D轉(zhuǎn)換器。1976年，出現(xiàn)了分辨率為11位的單片CMOS積分型A/D轉(zhuǎn)換器。此時的單集成A/D轉(zhuǎn)換器中，數(shù)字部分占主體，模擬部分只起次要作用;而且,此時的MOS工藝相對于雙極工藝還存在許多不足。1980年代，出現(xiàn)了采用BiCMOS工藝制作的單片集成A/D轉(zhuǎn)換器，但是工藝復雜,成本高。隨著CMOS工藝的不斷發(fā)展，采用CMOS工藝制作單片A/D轉(zhuǎn)換器已成為主流。這種A/D轉(zhuǎn)換器的成本低、功耗小。1990年代，便攜式電子產(chǎn)品的普遍應(yīng)用要求A/D轉(zhuǎn)換器的功耗盡可能地低。當時的A/D轉(zhuǎn)換器功耗為mW級,而現(xiàn)在已經(jīng)可以降到uW級。A/D轉(zhuǎn)換器的轉(zhuǎn)換精度和速度也在不斷提高，目前,A/D轉(zhuǎn)換器的轉(zhuǎn)換速度已達到數(shù)百MSPS,分辨率已經(jīng)達到24位。模擬/數(shù)字轉(zhuǎn)換技術(shù)的發(fā)展現(xiàn)狀通常,A/D轉(zhuǎn)換器具有三個基本功能:采樣、量化和編碼。如何實現(xiàn)這三個功能決定了A/D轉(zhuǎn)換器的電路結(jié)構(gòu)和工作性能。A/D轉(zhuǎn)換器的類型很多,下面介紹幾種目前常用的模擬/數(shù)字轉(zhuǎn)換技術(shù)。全并行模擬/數(shù)字轉(zhuǎn)換全并行A/D轉(zhuǎn)換器的結(jié)構(gòu)如圖1所示。它的工作原理非常簡單,模擬輸入信號同時與2N-1個參考電壓進行比較，只需一次轉(zhuǎn)換就可以同時產(chǎn)生n位數(shù)字輸出。它是迄今為止速度最快的A/D轉(zhuǎn)換器，最高采樣速率可以達到500MSPS。但是，它也存在很多不足。首先，硬件開銷大，其功耗和面積與分辨率呈指數(shù)關(guān)系;其次，結(jié)構(gòu)重復的并行比較器之間必須要精密匹配，任何失配都會造成靜態(tài)誤差。而且，這種A/D轉(zhuǎn)換器還容易產(chǎn)生離散和不確定的輸出，即所謂的“閃爍碼”。所以，全并行A/D轉(zhuǎn)換器只適用于分辨率較低的情況。圖1N位全并行A/D轉(zhuǎn)換器結(jié)構(gòu)框圖減小全并行A/D轉(zhuǎn)換器的輸入電容和電阻網(wǎng)絡(luò)的級數(shù)是提高其性能的關(guān)鍵。為了達到這一目的，采用了各種新技術(shù)，如將全并行結(jié)構(gòu)與插值技術(shù)相結(jié)合，可降低功耗和面積，從而可使全并行A/D轉(zhuǎn)換器進行更高精度的模擬/數(shù)字轉(zhuǎn)換。LaneC.設(shè)計了一個10位60MSPS轉(zhuǎn)換速率的全并行A/D轉(zhuǎn)換器，通過運用插值技術(shù)，將比較器的數(shù)目從1023個減小到512個，大大節(jié)省了功耗和面積。兩步型模擬/數(shù)字轉(zhuǎn)換兩步型A/D轉(zhuǎn)換器的結(jié)構(gòu)如圖2所示。首先，由一個粗分全并行A/D轉(zhuǎn)換器對輸入進行高位轉(zhuǎn)換，產(chǎn)生N1位的高位數(shù)字輸出,并將此輸出通過數(shù)字/模擬轉(zhuǎn)換，恢復為模擬量;然后,將原輸入電壓與此模擬量相減，對剩余量進行放大，再送到一個更精細的全并行模擬/數(shù)字轉(zhuǎn)換器進行轉(zhuǎn)換，產(chǎn)生N2位的低位數(shù)字輸出;最后，將這兩個A/D轉(zhuǎn)換器的輸出并聯(lián),作為總的數(shù)字輸出。與全并行A/D轉(zhuǎn)換器相比，此種類型的A/D轉(zhuǎn)換器雖然轉(zhuǎn)換速度降低了，但是節(jié)省了功耗和面積,解決了全并行A/D轉(zhuǎn)換器中分辨率提高與元件數(shù)目劇增的矛盾。因此，兩步型A/D轉(zhuǎn)換器可用于10位以上的模擬/數(shù)字轉(zhuǎn)換，但是，它對剩余量放大器的要求很高，剩余量必須被放大到充滿第二個A/D轉(zhuǎn)換器的輸入模擬量范圍，否則，會產(chǎn)生非線性和失碼。另外,第一級A/D轉(zhuǎn)換器和D/A轉(zhuǎn)換器的建立時間及精度是限制兩步型A/D轉(zhuǎn)換器工作速度的一個重要因素，如果建立時間不充分,勢必導致轉(zhuǎn)換結(jié)果出現(xiàn)誤差，所以，大多數(shù)兩步型A/D轉(zhuǎn)換器都采用了數(shù)字校正技術(shù)來改善這一問題。Razavi,B.和Wooley,B.A.采用校正技術(shù)研制的兩步型A/D轉(zhuǎn)換器，其第一級比較器的建立時間只需10ns,失調(diào)電壓可達到5mV,轉(zhuǎn)換速度高達5MSPS,分辨率為12位。圖2兩步型A/D轉(zhuǎn)換器的結(jié)構(gòu)框圖插值折疊型模擬/數(shù)字轉(zhuǎn)換折疊結(jié)構(gòu)如圖3所示，其基本原理就是通過一個特殊的模擬預處理(圖3中的陰影部分)產(chǎn)生余差電壓，并隨后進行數(shù)字化，獲得最低有效位(LSB),最高有效位(MSB)則通過與折疊電路并行工作的粗分全并行A/D轉(zhuǎn)換器得到,幾乎在對信號采樣的同時,對余差進行采樣。I'taDE圖3折疊結(jié)構(gòu)框圖圖3中，折疊電路的傳輸函數(shù)是理想情況，實際電路很難實現(xiàn)。所以，一般的折疊結(jié)構(gòu)都具有非線性，但其過零點處的非線性為0。若只考慮這些過零點，則Vin與Vrj之差的極性可以被正確確定,再采用插值的辦法產(chǎn)生額外的過零點來解決低位。這就是插值折疊的基本思想,它既利用了折疊特性，又不帶來額外的非線性。各種新技術(shù)的運用,使插值折疊型A/D轉(zhuǎn)換器的性能不斷提高。這里介紹兩種新技術(shù)：電流式插值系統(tǒng)和級聯(lián)結(jié)構(gòu)。用電阻實現(xiàn)的電壓式插值器，其精度受到電阻匹配度的限制,而在電流式插值器中，信號是由電流幅度表示的,其精度更高,而且更適合在低電源電壓下工作。Li,Y-C等人通過在細量化通路上采用電流模式信號處理技術(shù)來降低電壓擺幅，獲得了具有300MSPS轉(zhuǎn)換速度、60MHz輸入信號帶寬、7位分辨率的A/D轉(zhuǎn)換器。另一種改進方法就是采用級聯(lián)結(jié)構(gòu)。在無需增加并行輸入級和細分A/D轉(zhuǎn)換器中比較器數(shù)目的條件下，級聯(lián)結(jié)構(gòu)可將轉(zhuǎn)換精度提高到8位以上。Vorenkamp,P.等人設(shè)計的12位插值折疊型A/D轉(zhuǎn)換器采用三步式級聯(lián)結(jié)構(gòu)，其中，3位粗分量化,3位中分量化,6位細分量化。該A/D轉(zhuǎn)換器只需50個比較器，轉(zhuǎn)換速度為60MSPS。流水線型模擬/數(shù)字轉(zhuǎn)換流水線型A/D轉(zhuǎn)換器是對兩步型A/D轉(zhuǎn)換器的進一步擴展，其結(jié)構(gòu)如圖4所示。它將一個高分辨率的n位模擬/數(shù)字轉(zhuǎn)換分成多級的低分辨率的轉(zhuǎn)換，然后將各級的轉(zhuǎn)換結(jié)果組合起來，構(gòu)成總的輸出。每一級電路由采樣/保持電路(S/H)、低分辨率A/D轉(zhuǎn)換器、D/A轉(zhuǎn)換器、減法器和可提供增益的級間放大器組成。圖4流水線型A/D轉(zhuǎn)換器結(jié)構(gòu)框圖這種類型的A/D轉(zhuǎn)換器具有以下優(yōu)點:每一級的冗余位優(yōu)化了重疊誤差的糾正,具有良好的線性和低失調(diào);每一級都具有各自獨立的采樣保持放大器,因此允許流水線各級同時對多個采樣進行處理,從而提高了轉(zhuǎn)換速度;分辨率相同的情況下,電路規(guī)模及功耗大大降低。但它也存在一些缺點:復雜的基準電路和偏置結(jié)構(gòu);輸入信號必須穿過數(shù)級電路,造成流水延遲;同步所有輸出需要嚴格的鎖存定時;對工藝缺陷和印刷線路板較敏感,這會影響增益非線性、失調(diào)及其它參數(shù)。目前,普遍采用兩種新技術(shù)來提高流水線A/D轉(zhuǎn)換器的性能。一種是時間交織技術(shù)，使多條流水線并行工作。通過采用這種技術(shù),可大大提高轉(zhuǎn)換速率,但并行的通道數(shù)不能太多,否則,會大大增加芯片面積和功耗,而且各個通路之間需要高度匹配,在工藝上很難實現(xiàn)°Sumanen,L.等人設(shè)計了一個具有4個并行通道的流水線A/D轉(zhuǎn)換器，采用0.5umCM0S工藝實現(xiàn)。該A/D轉(zhuǎn)換器的采樣率高達200MSPS,分辨率為10位。另一種新技術(shù)就是數(shù)字校準技術(shù),其主要思想是將校準周期內(nèi)測量到的誤差存放在存儲器中,然后在正常運算周期內(nèi),通過原始碼尋址,得到校對碼,再通過原始碼和校對碼的運算,得到最終的數(shù)字輸出。這種技術(shù)可對模擬電路的失調(diào)不匹配以及非線性引入的誤差等進行有效的校正,從而使流水線A/D轉(zhuǎn)換器的精度超過10位。Hakarainen,V.等人研制的交織型流水線A/D轉(zhuǎn)換器,運用這種校正技術(shù)來校正子D/A轉(zhuǎn)換器的誤差，并對各并行通道之間增益和失調(diào)電壓的失配進行補償,從而在10位的器件匹配精度下獲得了14位的轉(zhuǎn)換精度。逐次逼近型模擬/數(shù)字轉(zhuǎn)換逐次逼近型A/D轉(zhuǎn)換器的結(jié)構(gòu)如圖5所示，其工作原理如下:輸入信號的抽樣值與D/A轉(zhuǎn)換器的初始輸出值相減,余差被比較器量化,量化值再來指導控制邏輯是增加還是減少D/A轉(zhuǎn)換器的輸出;然后，這個新的D/A轉(zhuǎn)換器輸出值再次從輸入抽樣值中被減去，不斷重復這個過程,直至其精度達到要求為止。由此可見,這種A/D轉(zhuǎn)換器在一個時鐘周期里只完成1位轉(zhuǎn)換,N位轉(zhuǎn)換就需要N個時鐘周期，故它的采樣率不高，輸入帶寬也較低;但電路結(jié)構(gòu)簡單,面積和功耗小,而且不存在延遲問題。逐次逼近型A/D轉(zhuǎn)換器的一個關(guān)鍵部分就是D/A轉(zhuǎn)換器，它制約著整個A/轉(zhuǎn)換器的精度和速度。D/A轉(zhuǎn)換器傳統(tǒng)的制作方法是用精密電阻網(wǎng)絡(luò)實現(xiàn)，但是它的精度不高。以電容陣列為基礎(chǔ)，采用電荷重分布技術(shù)的D/A轉(zhuǎn)換器可以獲得更高的精度，這主要是由于在MOS電路中比較容易制造出小容量的精密電容而且電容損耗極小。Gan,J-H等人采用非二進制的電容陣列結(jié)構(gòu)實現(xiàn)D/A轉(zhuǎn)換器，并采用自校準技術(shù)提高電容的匹配度，使D/A轉(zhuǎn)換器的精度高達22位,制作出功耗為50mW的16位1.5MSPS高性能逐次逼近型A/D轉(zhuǎn)換器。圖5逐次逼近型A/D轉(zhuǎn)換器結(jié)構(gòu)框圖工-A模擬/數(shù)字轉(zhuǎn)換工-AA/D轉(zhuǎn)換器的結(jié)構(gòu)如圖6所示，它由工-A調(diào)制器和數(shù)字濾波器組成。調(diào)制器包括一個積分器和比較器,以及含有一個1位D/A轉(zhuǎn)換器的反饋環(huán)，具有噪聲整形功能，將量化噪聲從基帶內(nèi)搬移到基帶外的更高頻段，從而提高了信噪比。而且，在進行工-A調(diào)制時，以遠高于Nyquist采樣率的頻率對模擬信號進行采樣,可減少基帶范圍內(nèi)的噪聲功率，使轉(zhuǎn)換精度進一步提高。經(jīng)調(diào)制器輸出的是1位的高速工2A數(shù)字流，包含大量高頻噪聲,因此需要數(shù)字濾波器，濾除高頻噪聲，降低抽樣頻率。圖6S2AA/D轉(zhuǎn)換器結(jié)構(gòu)框圖S-AA/D轉(zhuǎn)換器是目前精度最高的A/D轉(zhuǎn)換器。此外，它還具有極其優(yōu)越的線性度、無需微調(diào)，以及更低的防混淆等優(yōu)點。但是，過采樣技術(shù)要求采樣頻率遠高于輸入信號頻率,從而限制了輸入信號帶寬;而且,隨著過采樣率的提高，功耗會大大增加。因此，在保證一定精度的前提下，盡可能地降低過采樣率變得十分關(guān)鍵。目前普遍采用的方法主要有兩種:多級噪聲整形技術(shù)(MASH),該技術(shù)采用多個級聯(lián)的、穩(wěn)定的一階或二階回路;另一種是多位結(jié)構(gòu)的工-AA/D轉(zhuǎn)換器，該結(jié)構(gòu)含有一個n位并行A/D轉(zhuǎn)換器和一個n位D/A轉(zhuǎn)換器。為了獲得更好的效果，通常將這兩種方法結(jié)合使用。2001年,delRio,R?等人為ADSL應(yīng)用設(shè)計的4階工-A調(diào)制器采用2-1-1三級結(jié)構(gòu)，其中最后一級含有4位量化器。該A/D轉(zhuǎn)換器的過采樣率僅為16,分辨率12位，采樣率為4MSPS,功耗77mW。另外，還有幾種新技術(shù)被應(yīng)用到工-AA/D轉(zhuǎn)換器中，以提高其性能。帶通工-AA/D轉(zhuǎn)換器采用帶通濾波器替代積分器，量化噪聲被向上和向下移出有用頻帶，再由帶通數(shù)字濾波器將有用頻帶外的其他信號和量化噪聲濾除,從而直接對中頻信號進行高精度轉(zhuǎn)換。Schreier,R.等人采用0.35umBiCMOS工藝制作的帶通工-AA/D轉(zhuǎn)換器，其帶寬為333kHz，動態(tài)范圍90dB,功耗為50mW,時鐘頻率高達32MHz。采用異質(zhì)結(jié)工藝制作的連續(xù)時間S-AA/D轉(zhuǎn)換器，其帶寬比開關(guān)電容型工-AA/D轉(zhuǎn)換器大得多，從而使工-AA/D轉(zhuǎn)換器可用于射頻領(lǐng)域。一個采用InPHBT工藝實現(xiàn)的二階工-A調(diào)制器，其分辨率為12位，信號帶寬為50MHz,采樣率為3.2GHz。將多個工-AA/D轉(zhuǎn)換器并聯(lián)起來，對輸入進行模擬預處理，對輸出進行數(shù)字后處理，可獲得與提高過采樣比一樣的效果，實現(xiàn)奈氏采樣率的工-AA/D轉(zhuǎn)換器（過采樣比為1）,從而進一步提高輸入信號帶寬。奈氏采樣率工-AA/D轉(zhuǎn)換器，其并行通道數(shù)為&輸入信號帶寬為160kHz。A/D轉(zhuǎn)換器的比較與分類表1對各種A/D轉(zhuǎn)換器的分辨率、轉(zhuǎn)換速度和功耗等性能進行了比較。根A/D轉(zhuǎn)換器的速度和精度，大致可分為三類。1） 高速低（或中等）精度A/D轉(zhuǎn)換器，具體的結(jié)構(gòu)有全并行、兩步型、插值折疊型和流水線型。此類A/D轉(zhuǎn)換器速度快，但是精度不高，而且消耗的功耗占用的芯片面積也很大，主要用于視頻處理、通信、高速數(shù)字測量儀器和雷達等領(lǐng)域。2） 中速中等精度A/D轉(zhuǎn)換器。這一類型的A/D轉(zhuǎn)換器是以速度來換取精度，如逐次逼近型A/D轉(zhuǎn)換器。這一類A/D轉(zhuǎn)換器的數(shù)據(jù)輸出通常是串行的，它們的轉(zhuǎn)換速度在幾十kHz到幾百kHz之間,精度也比高速A/D轉(zhuǎn)換器高（10?16位），主要用于傳感器、自動控制、音頻處理等領(lǐng)域。3） 中速或低速高精度A/D轉(zhuǎn)換器。此類A/D轉(zhuǎn)換器速度不快，但精度很高（16?24位），如工-AA/D轉(zhuǎn)換器。該類型A/D轉(zhuǎn)換器主要用于音頻、通信、地球物理測量、測試儀、自動控制等領(lǐng)域。理i取1開水線吐1Ph點JL1nn兒門DdJLiULfiuiJifftoJLS-JL1m、■Ln-幾1■'i.1pg兒対護p：Jiff胖涇曲■卜-甲心-Sf.-.L業(yè)爐■；表1各種A/D轉(zhuǎn)換器的性能比較模擬/數(shù)字轉(zhuǎn)換技術(shù)的發(fā)展趨勢當前,數(shù)字處理系統(tǒng)正在飛速發(fā)展，在視頻領(lǐng)域，高清晰度數(shù)字電視系統(tǒng)（HDTV）的出現(xiàn)，將廣播電視推向了一個更高的臺階,HDTV的分辨率與普通電視相比至少提高了一倍。在通信領(lǐng)域，過去無線通信系統(tǒng)的設(shè)計都是靜態(tài)的，只能在規(guī)定范圍內(nèi)的特定頻段上使用專用調(diào)制器、編碼器和信道協(xié)議。而軟件無線電技術(shù)（SDR）能更加靈活、有效地利用頻譜，并能方便地升級和跟蹤新技術(shù)，大大地推動了無線通信系統(tǒng)的發(fā)展。在高精度測量領(lǐng)域，高級儀表的分辨率在不斷提高,電流到達UA量級，電壓到達mV甚至更低;在音頻領(lǐng)域，各種高性能專業(yè)音頻處理設(shè)備不斷涌現(xiàn)，如DVD-Audio和超級音頻CD（SACD）,它們能處理更高質(zhì)量的音頻信號。為了滿足數(shù)字系統(tǒng)的發(fā)展要求,A/D轉(zhuǎn)換器的性能也必須不斷提高,它將主要向以下幾個方向發(fā)展:高轉(zhuǎn)換速度:現(xiàn)代數(shù)字系統(tǒng)的數(shù)據(jù)處理速度越來越快,要求獲取數(shù)據(jù)的速度也要不斷提高。比如，在軟件無線電系統(tǒng)中,A/D轉(zhuǎn)換器的位置是非常關(guān)鍵的，它要求A/D轉(zhuǎn)換器的最大輸入信號頻率在1GHz和5GHz之間，以目前的技術(shù)水平，還很難實現(xiàn)。因此，向超高速A/D轉(zhuǎn)換器方向發(fā)展的趨勢是清晰可見的。高精度：現(xiàn)代數(shù)字系統(tǒng)的分辨率在不斷提高，比如，高級儀表的最小可測值在不斷地減小，因此,A/D轉(zhuǎn)換器的分辨率也必須隨之提高;在專業(yè)音頻處理系統(tǒng)中,為了能獲得更加逼真的聲音效果,需要高精度的A/D轉(zhuǎn)換器。目前,最高精度可達24位的A/D轉(zhuǎn)換器也不能滿足要求。現(xiàn)在，人們正致力于研制更高精度的A/D轉(zhuǎn)換器。低功耗：片上系統(tǒng)（SOC）已經(jīng)成為集成電路發(fā)展的趨勢，在同一塊芯片上既有模擬電路又有數(shù)字電路。為了完成復雜的系統(tǒng)功能,大系統(tǒng)中每個子模塊的功耗應(yīng)盡可能地低,因此,低功耗A/D轉(zhuǎn)換器是必不可少的。在以往的設(shè)計中,5MSPS8?12位分辨率A/D轉(zhuǎn)換器的典型功耗為100?150mW。這遠不能滿足片上系統(tǒng)的發(fā)展要求，所以，低功耗將是A/D轉(zhuǎn)換器一個必然的發(fā)展趨勢。總之,各種技術(shù)和工藝的相互滲透,揚長避短,開發(fā)出適合各種應(yīng)用場合,能滿足不同需求的A/D轉(zhuǎn)換器，將是模擬/數(shù)字轉(zhuǎn)換技術(shù)的未來發(fā)展趨勢;高速、高精度、低功耗A轉(zhuǎn)換器將是今后數(shù)據(jù)轉(zhuǎn)換器發(fā)展的重點。引言隨著用電量的增加，電網(wǎng)的諧波污染變得日益嚴重，這就要求電力監(jiān)控設(shè)備能及時準確地對電網(wǎng)諧波分量進行監(jiān)測，在筆者研制的電網(wǎng)諧波分析儀中，使用ADS7864對各相關(guān)點的波形信號進行采集，實踐證明，ADS7864的采樣精度及穩(wěn)定性是令人滿意的。ADS7864是Burr-Brown公司（已被德州儀器收購）開發(fā)的12位6通道A/D轉(zhuǎn)換器,其主要特點如下：6個模擬輸入通道同時采樣與保持；2ps轉(zhuǎn)換時間，500kS/s采樣速率；全差分輸入； 功耗低，為50mW；6個FIFO寄存器；全硬件控制。內(nèi)部結(jié)構(gòu)和引腳說明圖1所示為AD7864內(nèi)部結(jié)構(gòu)框圖，該器件含有2個2ps的逐次逼近模數(shù)轉(zhuǎn)換器，6個差分采樣與保持放大器、1個帶REFIN和REFOUT引腳的+2.5V內(nèi)部電壓基準以及1個高速并行接口。6個模擬輸入通道分成3對（A、B、C）。每個A/D轉(zhuǎn)換器都有3對輸入端（A0/A1、BO/B1、C0/C1），可以同時采樣、轉(zhuǎn)換，因此可以保持兩個模擬輸入信號的相對相位信息。每對通道都有一個保持信號（HOLDA、HOLDB、HOLDC）使6個通道上的采樣可同時進行，圖2為ADS7864的引腳封裝圖，其引腳說明如圖1所示。ADS7864既可以使用內(nèi)部參考電壓源，也可以使用外部參考電壓源，從圖1可以看出，當使用內(nèi)部2.5V參考電壓源時，REFOUT引腳應(yīng)該連接至REFIN引腳，這是一種常用方式，當輸入模擬信號為2.4V-5.2V之間時，可以使用1.2V-2.6V范圍內(nèi)的外部參考電壓源。ADS7864只采用外部時鐘（CLOCK），當外部時鐘為8KHz時，A/D采樣速率為500KHz,與2阿的最小轉(zhuǎn)換時間相對應(yīng)。工作及控制模式與MAX197不同，ADS7864不采用寄存器進行轉(zhuǎn)換控制，而是完全依靠外部引腳進行控制，雖然控制比較簡單，但是卻需占用部分硬件資源。（1）A/D轉(zhuǎn)換的啟動ADS7864的轉(zhuǎn)換啟動控制使用HOLDx引腳（LOLDA、HOLDB、HOLDC），將一個或者所有的HOLDx信號拉低，則相應(yīng)通道x的輸入數(shù)據(jù)立即被置為保持模式，通道x的轉(zhuǎn)換隨即開始，如果其他通道已處于保持模式但還沒有開始轉(zhuǎn)換，通道x的轉(zhuǎn)換則需列隊等候直到上一輪轉(zhuǎn)換完成為止。如果在一個時鐘周期內(nèi)不止一個通道進入保持模式，并且HOLDA也是被觸發(fā)的保持信號時，通道A將首先開始轉(zhuǎn)換，接著是通道B,最后是通道C,一旦某個特定的保持信號變?yōu)榈停潆S后的脈沖被忽略，直到這次轉(zhuǎn)換完成或器件復位。在轉(zhuǎn)換完成時（BUSY信號變高），采樣開關(guān)將關(guān)閉并且對選擇的通道進行采樣，延遲隨后的轉(zhuǎn)換，以便對ADS7864的輸入電容完全充電，延遲時間取決于驅(qū)動放大器，但應(yīng)該至少有175ns。（2）轉(zhuǎn)換結(jié)果的讀取ADS7864有3種不同的數(shù)據(jù)輸出模式，用A2、A1和A0引腳選擇，如表2所列。第一種是地址模式，在（A2A1A0）=從000至到101時，可以直接對特定的通道尋址，該通道的地址在RD的下降沿之前應(yīng)保持至少10ns，并且只要RD為低就不能改變。第二種是循環(huán)模式，在（A2A1A0）=110時，接口以循環(huán)模式工作，此時，數(shù)據(jù)在第一個RD信號時從通道A0讀取，接著是通道A1，隨后是BO、B1、C0，最后是C1（再次讀取A0之前），在一個復位信號之后或者對器件上電之后，通道A0的數(shù)據(jù)首先輸出。第三種是FIFO模式，在（A2A1A0）=111時，該模式中，先讀取首先被轉(zhuǎn)換的數(shù)據(jù)，此時，如果某個特定的通道最受關(guān)注、轉(zhuǎn)換較頻繁（例如，獲取特定通道的歷史記錄），則每個通道就有3個輸出寄存器用于存儲數(shù)據(jù)。ADS7864的輸入為16位、12位輸出數(shù)據(jù)存儲于DB11（最高有效位）到DB0（最低有效位）。當DB11-DB0輸出有效數(shù)據(jù)時,DB15為1,這點對于FIFO模式非常重要，在DB15變?yōu)?之前可以讀取有效數(shù)據(jù)。DB14、DB13、DB12輸出通道地址，其具體信息與表2中A2、Al、A0的地址設(shè)置相對應(yīng)。為了增加設(shè)計的靈活性，ADS7864支持不同寬度的數(shù)據(jù)總線。當數(shù)據(jù)寬度控制端BYTE被置為高電平時，ADS7864的16位數(shù)據(jù)輸出端直接與16位數(shù)據(jù)總線相連，當BYTE端被置為低電平時，可以與8位數(shù)據(jù)總線連接，在第一個DR信號時低8位數(shù)據(jù)在輸出引腳DB7到DB0讀取，第二個RD信號時則讀取高8位數(shù)據(jù)。在電網(wǎng)諧波分析儀中的應(yīng)用電網(wǎng)諧波分析需要采集的數(shù)據(jù)包括三相線路的電壓、電流共6個量（對于每條輸電線路），在以往的開發(fā)過程中采用MAX197進行數(shù)據(jù)采集，但是MAX197不具備多通道同時采樣保持功能，在轉(zhuǎn)換時不能保證6個模擬量采樣時間的一致性，影響了諧波分析的準確性。在諧波分析儀的設(shè)計中，使用了TI公司的定點數(shù)字信號處理器TMS320F206（采用20MHz有源晶體振蕩器作為外部時鐘）進行數(shù)據(jù)采集控制和分析，由于DSP需要對采樣數(shù)據(jù)進行每周期64點的連續(xù)FFT變換，運算比較復雜，所以最理想的采樣數(shù)據(jù)位數(shù)應(yīng)該為12位，留出4位作為運算時的溢出保護位，而不需要在軟件設(shè)計過程中頻繁地進行歸一化處理，由于12位精度的ADS7864具有6通道同時保持放大、適中的轉(zhuǎn)換速率與精度以及雙極性輸入等特點，非常使用于電網(wǎng)諧波分析儀的數(shù)據(jù)采集。在許多相關(guān)文獻中，為保證DSP運行速度與A/D轉(zhuǎn)換器響應(yīng)速度相匹配，往往采用片內(nèi)1/0口與A/D轉(zhuǎn)換器接口，依靠軟件實現(xiàn)A/D轉(zhuǎn)換器的片選（CS）與數(shù)據(jù)讀取控制（RD），這種方式雖然可保證操作的可靠性，但同時也占用了DSP上的I/O口資源，而且具有接口連接的A/D轉(zhuǎn)換器數(shù)量非常有限。經(jīng)過仔細分析，在電網(wǎng)諧波分析儀的硬件設(shè)計中F206與ADS7864仍然采用了傳統(tǒng)的地址譯碼片選的接口方式，將F206的I/O空間選擇端IS與地址線AD12-AD15先輸入可編程邏輯器件GAL22V10，再輸出片選信號CS，F(xiàn)206的RD端直接與ADS7864的讀數(shù)據(jù)控制端DR端連接。由于F206外部數(shù)據(jù)總線為16位，可將ADS7864的輸出數(shù)據(jù)寬度控制端BYTE接地，16位輸出直接與F206的數(shù)據(jù)總線相連。由于在電網(wǎng)諧波分析中要求同時對三相電壓、電流信號進行采集，所以ADS7864的采樣保持啟動控制端HOLDA、HOLDB、HOLDC直接與F206的IO1端連接，當IO1輸出低電平時，同時啟動三組6路信號的采樣保持并進行轉(zhuǎn)換。在諧波分析儀的設(shè)計中‘ADS7864的數(shù)據(jù)讀取采用地址模式，每次轉(zhuǎn)換結(jié)束后，由ADS7864的BUSY端通過反相器向F206的INT2端發(fā)出中斷信號，完成一次6路信號的采樣轉(zhuǎn)換共響應(yīng)3次中斷，在每次中斷服務(wù)程序中讀取相應(yīng)地址的轉(zhuǎn)換數(shù)據(jù)。結(jié)束語根據(jù)筆者長期的設(shè)計體會，在DSP與A/D轉(zhuǎn)換器接口的硬件與軟件設(shè)計過程中，有幾個帶有共性的問題需要引起足夠的重視：同步采樣AD轉(zhuǎn)換器（1）地址建立時間對接口的影響在微處理器系統(tǒng)中為保證正確讀取數(shù)據(jù)，在讀數(shù)據(jù)控制信號RD有效前，需要提前建立地址中線信號，這一時間稱為地址建立時間，40MHz主頻時，F(xiàn)206的地址建立時間最小值為&5ns,而ADS7864要求的地址建立時間至少為10ns（使用8MHz外部時鐘時，下同）。顯然，由于地址建立時間的約束，F(xiàn)206在40MHz主頻時不能采用傳統(tǒng)的地址譯碼片選方式與ADS7864接口，為保證時序的要求，必須使用1/0口。206工作在20MHz主頻時，地址建立時間為21ns，則可以采用傳統(tǒng)的地址譯碼片選方式與ADS7864接口，這也是本文實際應(yīng)用的接口方式。（2）數(shù)據(jù)建立時間對接口的影響證微處理器可靠地讀取數(shù)據(jù)，在距讀數(shù)據(jù)控制信號RD上升沿一段時間時，數(shù)據(jù)就應(yīng)穩(wěn)定地出現(xiàn)在數(shù)據(jù)總線上，這一時間稱為數(shù)據(jù)建立時間，在ADS7864中，要求讀數(shù)據(jù)控制信號RD和片選信號CS在輸出數(shù)據(jù)有效前必須保持低電平至少30ns，但是當工作在20MHz主頻時，F(xiàn)206的讀數(shù)據(jù)控制信號RD所能提供的數(shù)據(jù)建立時間在20MHz主頻時最少為30ns，顯然是不能可靠滿足要求的，必須使用F206的軟件狀態(tài)等待發(fā)生器來產(chǎn)生等待信號以讀取數(shù)據(jù)。綜上所述，在DSP與A/D轉(zhuǎn)換器的接口設(shè)計中，只要仔細分析并充分考慮DSP運行速度與A/D轉(zhuǎn)換器響應(yīng)時間之間的關(guān)系，并充分發(fā)揮DSP上軟件等待狀態(tài)發(fā)生器的作用，完全可以采用傳統(tǒng)的地址譯碼片選方式實現(xiàn)DSP與A/D轉(zhuǎn)換器之間的可靠接口，從而節(jié)約寶貴的I/O口資源。AD7262是一款逐步逼近式（SAR）模數(shù)轉(zhuǎn)換器（A/D轉(zhuǎn)換器）。其內(nèi)部有2個跟蹤保持放大器,2個12位的同步采樣A/D轉(zhuǎn)換器，2個可編程的放大器以及2組比較器和2個獨立的數(shù)據(jù)輸出引腳。適用于汽車控制領(lǐng)域及要求高同步、需簡單運算的微弱信號檢測應(yīng)用。因此，這里詳細介紹同步采樣MD轉(zhuǎn)換器AD7262原理及應(yīng)用。2AD7262簡介2．1主要特點AD7262具有高速低功耗同步采樣，最高可達1MS/s。其內(nèi)部集成的可編程放大器PGA有14種放大增益可供選擇。兩組比較器A、B和C、D用作電機控制或各種電極傳感器的運算器。其中比較器A和B具有低功耗特點，比較器C和D具有高速特點。雙通道差分輸入同時采樣和A/D轉(zhuǎn)換，輸入阻抗大于1GQ。單電源+5V供電。PGA增益為2,-3dB帶寬為1.7MHz，信噪比SNR為73dB；其增益為32時，信噪比為66dB。輸入直流漏電流±0.001uA,失調(diào)漂移為2.5uV/°C。帶有串行外設(shè)接口SPI，兼容QSPI，MICROWIRE,DSP。該器件具有多種節(jié)能模式，動態(tài)匹配所需內(nèi)部模塊，具有寄存器控制和引腳驅(qū)動兩種工作方式。2．2引腳功能AVcc:模擬電源輸入端，4.75?5.25V；CA_CBVCC/CC_CDVCC:比較器的電源輸入端，2.7?5.25V；CA_CB_GND/CC_CD_GND:比較器的地輸入端；VA+/VA-,VB+/VB-：A/D轉(zhuǎn)換器A和B通道的差分模擬輸入端；VREFA/VREFB：A/D轉(zhuǎn)換器A和B通道的基準電壓輸入輸出端；SCLK:串行時鐘，SPI通訊時鐘，也是A/D轉(zhuǎn)換過程的時鐘源；CAL：初始化內(nèi)部失調(diào)校準邏輯輸入；PD2:節(jié)能模式選擇邏輯輸入；PD1:節(jié)能模式選擇邏輯輸入；PD0/DIN:節(jié)能模式選擇邏輯輸入，同時在寄存器控制模式下為數(shù)據(jù)輸入端；CS:片選輸入端；CA+/CA-,CB+/CB-:比較器A和B的差分輸入端；CC+/CC-，CD+/CD-:比較器C和D的差分輸入端；AGND:模擬地輸入端；DGND:數(shù)字地輸入端；COUTA?COUTD：比較器CMOS推拉輸出，使用VDRIVE時，為數(shù)字輸出端；DOUTA/DOUTB：A/D轉(zhuǎn)換串行數(shù)據(jù)輸出端；GO?G3:增益倍數(shù)邏輯輸入端，當全為低電平時，為寄存器控制工作方式；VDRIVE:邏輯電源輸入端，2.7?5.25V；REFSEL:基準電壓選擇端，高電平使用內(nèi)部基準電壓，低電平使用外部基準電壓。2.3內(nèi)部結(jié)構(gòu)圖1為AD7262的內(nèi)部結(jié)構(gòu)圖。兩路差分信號通過各自的PGA同步采樣放大后，進入跟蹤保持器，此時由控制邏輯控制2個12位的逐次逼近型A/D轉(zhuǎn)換器實現(xiàn)模擬數(shù)字轉(zhuǎn)換，最后由輸出驅(qū)動器分別串行驅(qū)動輸出至DOUTA和DOUTB。

Vki-iA—OriHTA5 —Cu■ Cl-ChVilH-8+H——g Is——5- Vki-iA—OriHTA5 —Cu■ Cl-ChVilH-8+H——g Is——5- Cc_Cn_GND-*z__C3Vivi；比較s&uALsr5;sccRGGGPDO/Dir,4rt)i4l*[)2'll-|—CoeptA廠較器—1飆出地.胡 頂］岀廉一審卜_CuvdlGmifCohiD|￥|1AP72&2功龐縮構(gòu)即ViMeQOwitt庫在引腳驅(qū)動方式下，GO?G3必須至少有一個高電平。外接的GO?G3決定PGA的放大倍數(shù)。PD2?PD03個端口電平控制其內(nèi)部比較器和12位的A/D轉(zhuǎn)換器各模塊的使用或關(guān)閉。在寄存器控制方式下，PD2,PD1,GO?G3全為低電平。PD0/DIN為數(shù)據(jù)輸入端,用于寫入相關(guān)控制寄存器，動態(tài)配置放大倍數(shù)、校準和節(jié)能模式。AD7262以2的補碼輸出轉(zhuǎn)換結(jié)果。2.4自動校準自動校準是AD7262的主要特點之一。利用CAL引腳校準設(shè)備失調(diào)。設(shè)置CAL為高電平，在下一個CS下降沿完成初始化校準值。失調(diào)校準的完成需要一個完整的轉(zhuǎn)換周期，包括CS下降沿后的19個SCLK周期。如果需要，CAL可保持多于一個轉(zhuǎn)換周期的高電平,且此時AD7262繼續(xù)校準。也可使用控制寄存器初始校準值，設(shè)置控制寄存器的CAL位為1即可實現(xiàn)。注意在下一個CS下降沿，校準會被初始化，AD7262的當前轉(zhuǎn)換就失去意義。其A/D轉(zhuǎn)換器必須處于工作狀態(tài)來完成內(nèi)部校準。A/D轉(zhuǎn)換器A和B通道具有獨立的外部增益寄存器用以校準信號增益。增益校準寄存器有7位，改變該寄存器以補償增益。MSB是符號位，其他6位為存儲增益倍數(shù)，用于調(diào)整模擬輸入信號的范圍，其校準精度是1/4096。

3典型應(yīng)用3.1硬件設(shè)計圖2為AD7262與ARM處理器LPC2378的典型應(yīng)用電路，實現(xiàn)直流電法勘探中電極A、B電流和電極M、N電壓的采集。采用金屬膜電阻作為采樣電阻以提高測量精度。由于A、B電極之間電壓是對大地供電的電極電壓，一般大于100V,前端電極中都有高壓隔離電路，該采樣電阻阻值一般小于100Q。AD7262工作在寄存器控制方式。在LPC2378的P0.15提供的SCLK的控制時序下，通過P0.18向AD7262的控制寄存器寫入相關(guān)數(shù)據(jù)。CS進入低電平狀態(tài)后，首先由P0.18寫入相關(guān)寄存器數(shù)據(jù)，再開始采樣保持并轉(zhuǎn)換輸出。在寫入寄存器時，DOUTA和D0UTB輸出為三態(tài)。o—*-5Vr^>IlgFloonrl譏時'N『Ml1Wli「■-.■JOUnhQj.10UF電扳—電襁AJO4.!*VaeiAVfifiiB?二玄三A占門V￡￡蠱q矗暑客-*:SAC7262審.極悶1piF丄o—*-5Vr^>IlgFloonrl譏時'N『Ml1Wli「■-.■JOUn