EDA技術實用教程

任課教師：韋艷霞

EDA技術實用教程本課程安排：學時：56學時（課堂教學48學時，上機實驗8學時）課堂教學內容：第一章概述第二章EDA設計流程及工具第三章VHDL設計初步第四章VHDL設計進階教學目的：了解一類器件，掌握一門設計語言，熟悉一種設計工具。第一章概述§1.1EDA技術及其發展§1.2硬件描述語言HDL§1.3EDA設計方法§1.4EDA發展趨勢§1.1EDA技術及其發展什么是EDA？

EDA（ElectronicDesignAutomation）是電子設計自動化的縮寫。它是一種實現電子系統或電子產品自動化設計的技術。具體來說，EDA技術就是依賴功能強大的計算機，在EDA工具軟件平臺上，對以硬件描述語言HDL（HardwareDescriptionLanguage）為系統邏輯描述手段完成的設計文件，自動地完成邏輯編譯、簡化、分割、綜合、優化和仿真測試，直至下載到可編程邏輯器件CPLD/FPGA或專用集成電路ASIC芯片中，實現既定的電子電路設計功能。§1.1EDA技術及其發展EDA的發展:三個階段特點應用第一階段：以CAD為代表利用計算機取代手工，輔助進行20世紀70年代集成電路工藝：MOS集成電路版圖編輯、PCB布局布線CAD階段可編程邏輯器：問世CAD初見雛形

第二階段：以CAE為代表利用計算機作為單點設計工具，20世紀80年代集成電路工藝：COMS并建立各種設計單元庫，將多個單CAE階段可編程邏輯器:商用點集成在一塊，大大提高了工作效率CAD、CAE廣泛應用出現了FPGA第三階段：EDA形成各公司推出兼容的硬件實現方案20世紀90年代集成電路工藝：超深亞微米和支持標準硬件描述語言的EDA工具EDA階段可編程邏輯器：大規模軟件

§1.1EDA技術及其發展EDA的最終目標：設計和實現專用集成電路ASIC，即利用計算機完成電路設計的全自動化。實現途徑：超大規模可編程邏輯器件：FPGA、CPLD（又可編程ASIC）；半定制/全定制ASIC(ASIC/掩膜ASIC)混合ASIC：既面向用戶的FPGA可編程功能和邏輯資源，又包含可方便調用的硬件標準單元模塊。§1.2硬件描述語言HDL常用語言：VHDLVerilogHDLAHDLSystemVerilog/SystemC常用語言—VHDLVHDL:VeryHighSpeedIntegratedCircuitHardwareDescriptionLanguage1983年由美國國防部（DoD）創建,1985年正式推出，1987年發布標準標準：IEEE-1076-1987IEEE-1076-1993IEEE-1076-2002特點:1)具有強大的功能，覆蓋面廣、描述能力強2)有良好的可讀性3）有良好的可移植性4）可延長設計的生命周期5）有利于保護知識產權6）支持對大規模設計的分解和已有設計的再利用常用語言—VerilogHDLVerilogHDL是由C語言發展而來的HDL1983年推出，設計資源較VHDL豐富，最大優點是與工藝無關標準:IEEE1064-1995IEEE1064-2005常用吃語言—AH脾DLAH然DL是Al篩te夏r公司算根據臘自己天公司象生產值的MA何X器件妖和FL醒EX系列法器件夕的特洋點專頑門的崇一套碗完整盤的硬選件描漆述語漂言。是一張種模屬塊化宅語言款，完牛全集摸成于MA掠X+渣pl罷us掃Ⅱ的軟榴件開績發系鑒統中念。語句羽和元方素種扛類齊秤全、永功能島強大困，且戴易于待應用敘。特漸別適海合于盒描述唇復雜睛的組宿合電份路、缸組運任算及襖狀態練機、陳真值言表和斥參數找化的停邏輯返。§1雹.3ED釀A設計泛方法按功鹽能和居實現品的先帥后順強序：正向儀設計(F呈or倘wa晴rd）：窗就是燈由設塞計者蘿提出糞一個出功能呢要求渴，然膝后通稀過綜箏合得梨到最喪終的丸器件嘆實現反向桃設計(B查ac繳kw輛ar管d)：就苦是對狡已有犬的器梁件實割現通蔽過分射析得銀到它壤的結撞構和五功能按整讀體和蜜局部嘆的先旋后順軋序劃瘡分:自底各向上柄（Bo故tt毫om奸-u擾p）：鋼首先歐選擇片具體鵝的邏家輯單圍元，枯進行產邏輯地電路屋設計柱，得閃到系脆統需康要的例獨立泉功能擔模塊益，然按后把慢這些醫模塊押連接闊起來冰，組旁裝成峽整個綁系統自頂堆向下帽（To疼p-敘do胸wn）：豆首先喉從整費體上催規劃赤整個宜系統遺的功勞能和貍性能斧，然曾后系秀統進嬌行劃負分，粉分解舍為規武模較你小、第功能朝較為校簡單軋的局碌部模怠塊，脊并確泊立它絞們之產間的雷聯系參，直戀至物蓄理實娛現傳統江的設襲計方響法自下撒而上低（Bo渴tt諒om輩-u炭p)的設縣計方想法，趴是以揀固定椅功能禍元件糧為基肢礎，距基于達電路墻板的布設計儲方法酬。在鑰傳統喘的設促計方豎法中曲，手炸工設富計占蔽了很袋大的宣比例火。手伶工設耍計一囑般先敏按電妻子系巨統的涌具體個功能科要求叉進行孟功能肯劃分酬，然駱后對汪每個系子模利塊畫樸出真派值表罩，用潑卡諾屠圖進島行手幕工邏竄輯簡該化，撕寫出載布爾裹表達乘式，撥畫出團相應辣的邏近輯線美路圖究，再歉據此祥選擇幟元器讓件，告設計未電路坡板，疏最后未進行榮實測逢與調嫌試。缺點岸：1.復雜曠電路擇的設鞋計、柜查錯洋和修妨改很訴困難贊。2.設計新過程消中產功生大結量文僻檔，怎不易日管理3.設計釣依賴賢于現丈有的盲通用逼元器怕件。4.設計茂實現姑過程牌與具烤體生溪產工那藝相革關，驅可移逆植性柳差5.設計擇后期孩的仿更真不侍易實見現和違調試飽復雜辟。6.設計悶實現聰周期我長，榆靈活泉性差迫，耗迎時耗焰力，新效率績低下ED元A方法自上萍而下習（To脊p-楚Do趨wn塊)的設為計方瘡法。訊其方員案驗嚇證與假設計伶、系桐統邏分輯綜示合、故布局組布線革、性塌能仿親真、趨器件觸編程詠等均簡由ED蛙A工具儀一體龜化完倡成。自上迫而下相（To妖p振-渡Do陽wn需)的設疲計方遍法可床將數崇字系帥統的廉整體數逐步薦分解橫為各追個子汁系統餓和模參塊，襯若子塔系統記規模揭較大在，則床還需謙將子鈔系統運進一戀步分住解為喉更小流的子川系統穗和模沖快，憲層層感分解疫，直創至整彼個系耗統中衛各個匆子系匠統關笛系合嶺理，泡并便扣于邏稠輯電械路級傍的設拴計和唐實現爆為止塵。自上讀而下大設計乘中可必逐層肚描述損，逐既層仿泊真，盟保證刊滿足籌系統挖指標ED筑A技術通極大舅地降晌低硬掛件電靠路設巨計難嬌度，原提高呆設計察效率屈，是挖電子窗系統剃設計奸方法芹的質正的飛白躍。自頂及向下揭設計秒流程(1賞)設計慘說明巨書(2沙)建立VH額DL行為模型(3團)V醬HD涌L行為兩仿真(5經)前端暮功能江仿真(6尋)邏輯熄綜合(7霧)測試泊向量曲生成(9遲)結構表綜合(1旬0)門級著時序嫩仿真(1遠1)硬件遮測試(1豈2)設計拋完成(8創)功能闊仿真(4木)V次HD聽L-押RT痰L建模傳統集成電路設計現代集成電路設計設計方法自底向上自頂向下設計方式電路原理圖硬件描述語言系統構成通用元器件ASIC電路仿真調試設計后期進行設計前期進行ED膛A與傳疼統電示子設悔計方說法的置比較第二炒章ED藥A設計含流程冠及工奴具§2罰.1ED塵A設計綁流程§2魂.1ED登A設計元流程ED揀A設計拍流程爛包括完設計貍準備尤、設船計輸斷入、或設計轉處理陣和器肺件編鴉程四在個步此驟。設計忽準備設計綱處理優化暗、綜野合適配羞、分爬割布局碑、布剝線器件貞編程設計圾完成器件獨測試時序醫仿真功能塌仿真設計你輸入原理念圖硬件攀描述謝語言波形休圖設計嘴輸入圖形汗輸入賊方式/原理俯圖輸使入：綢包括蠅原理諸圖輸造入年、狀蓄態圖舞輸入沉和波尸形輸違入三矮種方尺式文本委輸入笑方式盛：使舒用某拉種硬理件描本述語驚言的制編寫辜的電聾路設獲計文錄本，塵進行耍編輯理輸入綜合綜合統就是狗將電兇路的赴高級晃語言場，轉評換成弱低級泊的，宜可與FP償GA饅/C嬸PL曲D的基冠本結罵構相乎映射柔的網橡表文居件或雅程序葵。適配就是毫將由心綜合霜器產腥生的料網表逢文件怎配置彼于指腦定的層目標爬器件幻玉中，童使之托產生愈最終揪的下蓬載文傷件。仿真仿真關是在丙編程趨下載始前利獻用ED臥A工具怕對適店配生炊成的耕結果峽進行厚模擬暈測試革。即熔讓計描算機擔根據序一定疑的算茫法和棋一定除的仿項真庫冒對ED盛A設計怠進行盯模擬圾，以佳驗證犁設計落排除虹錯誤嶄。有假兩種批不同元級別蛾的仿尖真測牢試：1）時料序仿頃真：呈接近兵真實性器件體運行河特性賠的仿賢真，帆仿真銀文件壁中已私包含勿器件貪硬件孤特性俯參數唇，仿誼真精亞度高引。2）功且能仿妹真：陸直接很對邏飾輯功露能進扣行測倦試模友擬，直以了積解其棕實現齡功能肢是否高滿足什原設團計的敲要求預，仿性真過習程不衛涉及匯具體茶器件閥的硬梢件特捎性。編程饞下載把適陰配后饞生成鏈的下物載或駛配置亭文件