（優(yōu)選）任意進制計數(shù)器的構(gòu)成以及時序邏輯電路設(shè)計ppt講解1本文檔共88頁；當前第1頁；編輯于星期三\20點22分四、任意進制計數(shù)器的構(gòu)成方法若已有N進制計數(shù)器（如74LS161)，現(xiàn)在要實現(xiàn)M進制計數(shù)器6.3.2計數(shù)器N進制M進制任意進制計數(shù)器只能用已有的計數(shù)器芯片通過外電路的不同連接方式實現(xiàn)，即用組合電路產(chǎn)生復位、置位信號得到任意進制計數(shù)器。【】內(nèi)容回顧本文檔共88頁；當前第2頁；編輯于星期三\20點22分1.M<N的情況在N進制計數(shù)器的順序計數(shù)過程中，若設(shè)法使之跳過（N－M）個狀態(tài)，就可以得到M進制計數(shù)器了，其方法有置零法（復位法）和置數(shù)法（置位法）。6.3.2計數(shù)器置數(shù)法置零法【】內(nèi)容回顧本文檔共88頁；當前第3頁；編輯于星期三\20點22分a.置零法：置零法適用于有置零（有異步和同步）輸入端的計數(shù)器，如異步置零的有74LS160、161、191、190、290,同步置零的有74LS163、162，其工作原理示意圖如圖所示。6.3.2計數(shù)器異步清零暫態(tài)【】內(nèi)容回顧本文檔共88頁；當前第4頁；編輯于星期三\20點22分a.置零法（復位法）基本思想是：計數(shù)器從全0狀態(tài)S0開始計數(shù)，計滿M個狀態(tài)后產(chǎn)生清零信號，使計數(shù)器恢復到初態(tài)S0，然后再重復上述過程。異步清零SM狀態(tài)進行譯碼產(chǎn)生置零信號并反饋到異步清零端()，使計數(shù)器立即返回S0狀態(tài)。SM狀態(tài)只在極短的瞬間出現(xiàn)，通常稱它為“過渡態(tài)”。暫態(tài)10ns左右【】內(nèi)容回顧本文檔共88頁；當前第5頁；編輯于星期三\20點22分異步復位法（異步置零）

適用于異步清0的集成計數(shù)器，當滿足清0條件時，立即清0。

①計數(shù)到M時，清0，②寫SM=（）2，全部Q為1的端相與非→

利用異步復位端，跳過多余狀態(tài)，實現(xiàn)任意進制計數(shù)?！尽績?nèi)容回顧本文檔共88頁；當前第6頁；編輯于星期三\20點22分【例】用74160實現(xiàn)7進制計數(shù)器。置零法，M=7，在SM=S7=0111處反饋清零。CLK計數(shù)輸入1進位輸出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3本文檔共88頁；當前第7頁；編輯于星期三\20點22分【例】用74161實現(xiàn)12進制計數(shù)器。置零法，M=12，在SM=S12=1100處反饋清零。CLK計數(shù)輸入1進位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3本文檔共88頁；當前第8頁；編輯于星期三\20點22分注：由于清零信號隨著計數(shù)器被清零而立即消失，其持續(xù)的時間很短，有時觸發(fā)器可能來不及動作（復位），清零信號已經(jīng)過時，導致電路誤動作，故置零法的電路工作可靠性低。為了改善電路的性能，在清零信號產(chǎn)生端和清零信號輸入端之間接一基本RS觸發(fā)器，如圖所示。6.3.2計數(shù)器01011000001本文檔共88頁；當前第9頁；編輯于星期三\20點22分b.置數(shù)法：有預置數(shù)功能的計數(shù)器可用此方法構(gòu)成M進制計數(shù)器。但注意74LS161(160)為同步預置數(shù)，74LS191(190)為異步預置數(shù)。置數(shù)法的原理是通過給計數(shù)器重復置入某個數(shù)值的方法跳過（N－M）個狀態(tài)，從而獲得M進制計數(shù)器的。6.3.2計數(shù)器利用端重復置入某個數(shù)值，跳過多余狀態(tài)（N-M個），實現(xiàn)任意進制計數(shù)。本文檔共88頁；當前第10頁；編輯于星期三\20點22分6.3.2計數(shù)器置數(shù)法的應用可以分三種情況:（現(xiàn)有N進制計數(shù)器，構(gòu)成M進制）取前M 種狀態(tài)取前M種狀態(tài)置零取0000——（M-1）2個狀態(tài)(以具有同步預置數(shù)端的集成計數(shù)器為例)本文檔共88頁；當前第11頁；編輯于星期三\20點22分【例】用74160實現(xiàn)7進制計數(shù)器(置數(shù)法)。(1)置數(shù)法（取前M種狀態(tài)），CLK計數(shù)輸入1進位輸出1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在SM-1=S6=0110處反饋置零。本文檔共88頁；當前第12頁；編輯于星期三\20點22分6.3.2計數(shù)器置數(shù)法的應用可以分三種情況:（現(xiàn)有N進制計數(shù)器，構(gòu)成M進制）取前M 種狀態(tài)取后M 種狀態(tài)取后M種狀態(tài)取(N-M)2——(N-1)2個狀態(tài)。可采用進位輸出端置最小數(shù)(N-M)2法(以具有同步預置數(shù)端的集成計數(shù)器為例)本文檔共88頁；當前第13頁；編輯于星期三\20點22分【例】用74160實現(xiàn)7進制計數(shù)器(置數(shù)法)。(2)置數(shù)法（取后M種狀態(tài)），CLK計數(shù)輸入11Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3M=7，在進位輸出端處反饋置最小數(shù)數(shù)SN-M=S10-7=S3=00111本文檔共88頁；當前第14頁；編輯于星期三\20點22分6.3.2計數(shù)器置數(shù)法的應用可以分三種情況:（現(xiàn)有N進制計數(shù)器，構(gòu)成M進制）取前M 種狀態(tài)取中間M種狀態(tài)取后M 種狀態(tài)取中間M種狀態(tài)取(i)2——(i+M-1)2共M個狀態(tài)(以具有同步預置數(shù)端的集成計數(shù)器為例)本文檔共88頁；當前第15頁；編輯于星期三\20點22分

①選定循環(huán)初態(tài)Si，確定i，寫i=（）2，→D3D2D1D0②判定循環(huán)末態(tài)Si+M-1

③寫i+M-1=（）2，將Si+M-1全部Q為1的端相與非→同步預置數(shù)法:本文檔共88頁；當前第16頁；編輯于星期三\20點22分【例】用74161實現(xiàn)12進制計數(shù)器。(2)置數(shù)法（i=1），CLK計數(shù)輸入11進位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S12=1100處反饋置1。本文檔共88頁；當前第17頁；編輯于星期三\20點22分【例】用74161實現(xiàn)12進制計數(shù)器。(2’)置數(shù)法（i=3），CLK計數(shù)輸入11進位輸出1Q0Q1Q2Q3EPCLK74161ETRDLDCD0D1D2D3M=12，在SM+i-1=S14=1110處反饋置1。本文檔共88頁；當前第18頁；編輯于星期三\20點22分【例】如圖所示電路是可變計數(shù)器。試分析當控制變量A為1和0時電路為幾進制計數(shù)器。6.3.2計數(shù)器解：置位信號為預置數(shù)為D3D2D1D0＝0000EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161＆1311AY進位輸出CLK本文檔共88頁；當前第19頁；編輯于星期三\20點22分小結(jié)基本要求：掌握74160、74161各管腳的功能；掌握用74160、74161實現(xiàn)不同進制的方法。作業(yè)：P349思考題和習題6-12題、6-13題、6-14題、6-16題本文檔共88頁；當前第20頁；編輯于星期三\20點22分（1）M=M1?M2，即M分解為M1×M2，可采用串行進位方式/并行進位方式。（以兩片級聯(lián)為例）串行進位方式:以低位片的進位輸出信號作為高位片的時鐘輸入信號。兩片始終同時處于計數(shù)狀態(tài).并行進位方式:以低位片的進位輸出信號作為高位片的控制信號（使能），兩片的CLK同時接計數(shù)輸入。整體清0方式整體置數(shù)方式串行進位方式并行進位方式如果要求實現(xiàn)的進制M超過單片計數(shù)器的計數(shù)范圍時，必須將多片計數(shù)器級聯(lián)，才能實現(xiàn)M進制計數(shù)器。2.M>N的情況本文檔共88頁；當前第21頁；編輯于星期三\20點22分（2）當M為素數(shù)時，不能分解為M1和M2，采用整體清0/整體置數(shù)方式。首先將兩片N進制計數(shù)器按串行進位方式或并行進位方式聯(lián)成N×N>M進制計數(shù)器，再按照M<N的置零法和置數(shù)法構(gòu)成M進制計數(shù)器。此方法適合任何M進制（可分解和不可分解）計數(shù)器的構(gòu)成。本文檔共88頁；當前第22頁；編輯于星期三\20點22分【例】用74160實現(xiàn)100進制計數(shù)器。(1)并行進位，M=100=10*10。CLK計數(shù)輸入進位輸出111C1234561112131415161778910Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3本文檔共88頁；當前第23頁；編輯于星期三\20點22分【例】用74160實現(xiàn)100進制計數(shù)器。(2)串行進位，M=100=10*10。CLK計數(shù)輸入？思考：為什么進位端要加一個反相器？不加會有什么結(jié)果？111Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D31本文檔共88頁；當前第24頁；編輯于星期三\20點22分CLK123456111213141516177891018192021C為什么進位端要加一個反相器？不加會有什么結(jié)果？本文檔共88頁；當前第25頁；編輯于星期三\20點22分【例】用74160實現(xiàn)24進制計數(shù)器。整體置零法進位輸出COM=24，在SM=S24=00100100處反饋清零。CLK計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311本文檔共88頁；當前第26頁；編輯于星期三\20點22分CLKCO12345618192021222324本文檔共88頁；當前第27頁；編輯于星期三\20點22分【例】用74160實現(xiàn)24進制計數(shù)器。整體置數(shù)法進位輸出COCLK計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=0,M=24，在Si+M-1=S23=00100011處反饋置零。本文檔共88頁；當前第28頁；編輯于星期三\20點22分【例】用74160實現(xiàn)24進制計數(shù)器。整體置數(shù)法進位輸出COCLK計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=2,M=24，在Si+M-1=S25=00100101處反饋置零。1本文檔共88頁；當前第29頁；編輯于星期三\20點22分【例】用74160實現(xiàn)63進制計數(shù)器。整體置零法進位輸出M=63，在SM=S63=01100011處反饋清零。CLK計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311本文檔共88頁；當前第30頁；編輯于星期三\20點22分【例】用74160實現(xiàn)63進制計數(shù)器。整體置數(shù)法進位輸出CLK計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=0,M=63，在Si+M-1=S62=01100010處反饋置零。本文檔共88頁；當前第31頁；編輯于星期三\20點22分【例】用74160實現(xiàn)63進制計數(shù)器。整體置數(shù)法進位輸出CLK計數(shù)輸入1Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D3Q0Q1Q2Q3EPCLK74160ETRDLDCD0D1D2D311i=6,M=63，在Si+M-1=S68=01101000處反饋置零。1本文檔共88頁；當前第32頁；編輯于星期三\20點22分【例】試利用置零法和置數(shù)法由兩片74LS161構(gòu)成53進制加法計數(shù)器。解：用整體法先將兩片74LS161構(gòu)成256進制（16×16進制），該256進制計數(shù)器實際為二進制計數(shù)器(28),6.3.2計數(shù)器注意！故若由74LS161構(gòu)成53進制計數(shù)器，先要將53化成二進制數(shù)碼，再根據(jù)整體置數(shù)法或整體置零法實現(xiàn)53進制。本文檔共88頁；當前第33頁；編輯于星期三\20點22分253余1K0262余0K1132余1K262余0K332余1K41轉(zhuǎn)換過程：(53)D=()B例：110101商為02余1K40本文檔共88頁；當前第34頁；編輯于星期三\20點22分【例】試利用置零法和置數(shù)法由兩片74LS161構(gòu)成53進制加法計數(shù)器。解：若由74LS161構(gòu)成53進制計數(shù)器，其構(gòu)成的256進制實際為二進制計數(shù)器(28),故先要將53化成二進制數(shù)碼6.3.2計數(shù)器（53)D＝（110101)B＝（00110101)B（1）整體置零法實現(xiàn)53進制。（M=53）本文檔共88頁；當前第35頁；編輯于星期三\20點22分利用整體置零法由74LS161構(gòu)成53進制加法計數(shù)器如圖所示。實現(xiàn)從00000000到00110100的53進制計數(shù)器十進制數(shù)53對應的二進制數(shù)為0011010110101100本文檔共88頁；當前第36頁；編輯于星期三\20點22分【例】試利用置零法和置數(shù)法由兩片74LS161構(gòu)成53進制加法計數(shù)器。解：若由74LS161構(gòu)成53進制計數(shù)器，其構(gòu)成的256進制實際為二進制計數(shù)器(28),故先要將53化成二進制數(shù)碼6.3.2計數(shù)器（53)D＝（110101)B＝（00110101)B（2）整體置數(shù)法實現(xiàn)53進制。(M=53)本文檔共88頁；當前第37頁；編輯于星期三\20點22分利用整體置數(shù)法由74LS161構(gòu)成53進制加法計數(shù)器如圖所示。EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK計數(shù)脈沖1由74LS161構(gòu)成的53進制加法計數(shù)器實現(xiàn)從00000000到00110100的53進制計數(shù)器十進制數(shù)53對應的二進制數(shù)為0011010100101100本文檔共88頁；當前第38頁；編輯于星期三\20點22分【例】試利用置零法和置數(shù)法由兩片74LS161構(gòu)成53進制加法計數(shù)器。解：若由74LS161構(gòu)成53進制計數(shù)器，其構(gòu)成的256進制實際為二進制計數(shù)器(28),故先要將53化成二進制數(shù)碼6.3.2計數(shù)器（53)D＝（110101)B＝（00110101)B（2）整體置數(shù)法實現(xiàn)53進制。(M=53)本文檔共88頁；當前第39頁；編輯于星期三\20點22分利用整體置數(shù)法由74LS161構(gòu)成53進制加法計數(shù)器如圖所示。實現(xiàn)從00000010到00110110的53進制計數(shù)器十進制數(shù)54對應的二進制數(shù)為0011011010101100EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS1611CLK計數(shù)脈沖1由74LS161構(gòu)成的53進制加法計數(shù)器1本文檔共88頁；當前第40頁；編輯于星期三\20點22分DC1QQ￠DC1QDC1QDC1QCLKQ1Q2Q0Q3移位寄存器型計數(shù)器電路的一般結(jié)構(gòu)反饋邏輯電路D0Q￠Q￠Q￠其反饋電路的表達式為移位寄存器型計數(shù)器的結(jié)構(gòu)可表示為圖所示的框圖形式。6.3.2計數(shù)器環(huán)形計數(shù)器是反饋函數(shù)中最簡單的一種，其D0=Q3五、移位寄存器型計數(shù)器本文檔共88頁；當前第41頁；編輯于星期三\20點22分1.環(huán)形計數(shù)器（P305）電路如圖所示，將移位寄存器首尾相接，則在時鐘脈沖信號作用下，數(shù)據(jù)將循環(huán)右移。6.3.2計數(shù)器本文檔共88頁；當前第42頁；編輯于星期三\20點22分設(shè)初態(tài)為Q0Q1Q2Q3=1000,則其狀態(tài)轉(zhuǎn)換圖為6.3.2計數(shù)器注：此電路有幾種無效循環(huán)，而且一旦脫離有效循環(huán)，則不會自動進入到有效循環(huán)中，故此環(huán)形計數(shù)器不能自啟動，必須將電路置到有效循環(huán)的某個狀態(tài)中。

本文檔共88頁；當前第43頁；編輯于星期三\20點22分DC1QQ￠DC1QDC1QDC1QCLKQ1Q2Q0Q3能自啟動的環(huán)形計數(shù)器電路反饋邏輯電路Q￠Q￠Q￠6.3.2計數(shù)器加了反饋邏輯電路的能自啟動的環(huán)形計數(shù)器的電路其狀態(tài)方程為本文檔共88頁；當前第44頁；編輯于星期三\20點22分則可畫出它的狀態(tài)轉(zhuǎn)換圖為6.3.2計數(shù)器有效循環(huán)1.環(huán)形計數(shù)器結(jié)構(gòu)簡單，不需另加譯碼電路；2.環(huán)形計數(shù)器的缺點是沒有充分利用電路的狀態(tài)。n位移位寄存器組成的環(huán)形計數(shù)器只用了n個狀態(tài)，而電路共有2n個狀態(tài)。本文檔共88頁；當前第45頁；編輯于星期三\20點22分環(huán)形計數(shù)器的特點優(yōu)點:電路結(jié)構(gòu)簡單缺點:沒有充分利用電路的狀態(tài)用n位移位寄存器組成的環(huán)形計數(shù)器只用了n個狀態(tài)本文檔共88頁；當前第46頁；編輯于星期三\20點22分環(huán)扭形計數(shù)器（也叫約翰遜計數(shù)器），其D0=Q36.3.2計數(shù)器其狀態(tài)轉(zhuǎn)換圖為此電路不能自啟動?。?！2.扭環(huán)形計數(shù)器本文檔共88頁；當前第47頁；編輯于星期三\20點22分為了實現(xiàn)自啟動，則將電路修改成如圖所示電路。6.3.2計數(shù)器DC1QQ￠DC1QDC1QDC1QCLKQ1Q2Q0Q3可以自啟動的扭環(huán)形計數(shù)器電路Q￠Q￠Q￠本文檔共88頁；當前第48頁；編輯于星期三\20點22分其狀態(tài)轉(zhuǎn)換表為6.3.2計數(shù)器DC1QQ￠DC1QDC1QDC1QCLKQ1Q2Q0Q3可以自啟動的扭環(huán)形計數(shù)器電路Q￠Q￠Q￠本文檔共88頁；當前第49頁；編輯于星期三\20點22分6.3.2計數(shù)器a.n位移位寄存器構(gòu)成的扭環(huán)型計數(shù)器的有效循環(huán)狀態(tài)為2n個，比環(huán)形計數(shù)器提高了一倍;b.在有效循環(huán)狀態(tài)中，每次轉(zhuǎn)換狀態(tài)只有一個觸發(fā)器改變狀態(tài)，這樣在將電路狀態(tài)譯碼時不會出現(xiàn)競爭－冒險現(xiàn)象;c.雖然扭環(huán)型計數(shù)器的電路狀態(tài)的利用率有所提高，但仍有(2n－2n)個狀態(tài)沒有利用。扭環(huán)型計數(shù)器的特點本文檔共88頁；當前第50頁；編輯于星期三\20點22分在數(shù)字信號的傳輸和數(shù)字系統(tǒng)的測試中，有時會用到一組特定的串行數(shù)字信號，如00010111（時間順序為由左而右）等，這種串行數(shù)字信號叫做序列信號。序列信號發(fā)生器是能夠循環(huán)產(chǎn)生一組或多組序列信號的時序電路，它可以用計數(shù)器和數(shù)據(jù)選擇器實現(xiàn)，也可采用帶反饋邏輯電路的移位寄存器構(gòu)成。六、計數(shù)器的應用2.序列信號發(fā)生器

本文檔共88頁；當前第51頁；編輯于星期三\20點22分00010111（時間順序為由左而右）本文檔共88頁；當前第52頁；編輯于星期三\20點22分序列信號輸出為00110111本文檔共88頁；當前第53頁；編輯于星期三\20點22分例、試分析圖所示電路的邏輯功能，要求寫出電路的輸出序列信號，說明電路中JK觸發(fā)器的作用。序列信號發(fā)生器(計數(shù)器的應用）EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161D0D1D2D3D4D5D6D7A0A1A2YS74LS151JC1KQQ￠11Y￠1CLKY本文檔共88頁；當前第54頁；編輯于星期三\20點22分解：本例題是一序列信號發(fā)生器，74LS161構(gòu)成8進制計數(shù)器，與74LS151構(gòu)成序列信號輸出網(wǎng)絡(luò)，JK觸發(fā)器起輸出緩沖作用，防止輸出出現(xiàn)冒險現(xiàn)象。其輸出狀態(tài)表如下6.3.4*序列信號發(fā)生器(計數(shù)器的應用）EPETCLKD0D1D2D3RDLDCQ1Q2Q3Q074LS161D0D1D2D3D4D5D6D7A0A1A2YS74LS151JC1KQQ￠11Y￠1CLKY本文檔共88頁；當前第55頁；編輯于星期三\20點22分六、計數(shù)器的應用3.用計數(shù)器實現(xiàn)數(shù)字頻率計本文檔共88頁；當前第56頁；編輯于星期三\20點22分六、計數(shù)器的應用3.用計數(shù)器實現(xiàn)數(shù)字頻率計本文檔共88頁；當前第57頁；編輯于星期三\20點22分小結(jié)基本要求：掌握74160、74161各管腳的功能；掌握用74160、74161實現(xiàn)不同進制的方法。作業(yè)：P350思考題和習題6-12題、6-13題、6-14題、6-16題本文檔共88頁；當前第58頁；編輯于星期三\20點22分6.4.1同步時序邏輯電路的設(shè)計方法步驟：一、邏輯抽象，得出電路的狀態(tài)轉(zhuǎn)換圖或狀態(tài)轉(zhuǎn)換表1.分析給定的邏輯問題，確定輸入變量、輸出變量以及電路的狀態(tài)數(shù)。通常取原因（或條件）作為輸入邏輯變量，取結(jié)果作輸出邏輯變量；2.定義輸入、輸出邏輯狀態(tài)和每個電路狀態(tài)的含義，并將電路狀態(tài)順序編號；3.按照題意列出電路的狀態(tài)轉(zhuǎn)換表或畫出電路的狀態(tài)轉(zhuǎn)換圖。6.4時序邏輯電路的設(shè)計方法本文檔共88頁；當前第59頁；編輯于星期三\20點22分二、狀態(tài)化簡

若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個狀態(tài)去，則稱這兩個狀態(tài)為等價狀態(tài)。等價狀態(tài)可以合并，這樣設(shè)計的電路狀態(tài)數(shù)少，電路越簡。6.4.1同步時序邏輯電路的設(shè)計方法三、狀態(tài)分配(狀態(tài)分配也叫狀態(tài)編碼)a.確定觸發(fā)器的數(shù)目n；b.確定電路的狀態(tài)數(shù)M，應滿足2n－1<M≤2n;c.進行狀態(tài)編碼，即將電路的狀態(tài)和觸發(fā)器狀態(tài)組合對應起來。本文檔共88頁；當前第60頁；編輯于星期三\20點22分a.選定觸發(fā)器的類型；b.由狀態(tài)轉(zhuǎn)換圖（或狀態(tài)轉(zhuǎn)換表）和選定的狀態(tài)編碼、觸發(fā)器的類型，寫出電路的狀態(tài)方程、驅(qū)動方程和輸出方程。五、根據(jù)得到的方程式畫出邏輯圖六、檢查設(shè)計的電路能否自啟動若電路不能自啟動，則應采取下面措施：a.通過預置數(shù)將電路狀態(tài)置成有效循環(huán)狀態(tài)中；b.通過修改邏輯設(shè)計加以解決。四、選定觸發(fā)器的類型，求出電路的狀態(tài)方程、驅(qū)動方程和輸出方程6.4.1同步時序邏輯電路的設(shè)計方法本文檔共88頁；當前第61頁；編輯于星期三\20點22分同步時序邏輯電路設(shè)計過程框圖如圖6.4.1所示。6.4.1同步時序邏輯電路的設(shè)計方法本文檔共88頁；當前第62頁；編輯于星期三\20點22分【例1】用JK觸發(fā)器設(shè)計一個六進制同步計數(shù)器。(1)原始狀態(tài)轉(zhuǎn)換圖（邏輯抽象）S0S1S2S5S4S3000001(2)狀態(tài)分配取二進制自然碼順序得到狀態(tài)轉(zhuǎn)換圖。000001010101100011000001根據(jù)設(shè)計要求，設(shè)定狀態(tài)，畫出狀態(tài)轉(zhuǎn)換圖。該狀態(tài)圖不需化簡。本文檔共88頁；當前第63頁；編輯于星期三\20點22分000001010101100011000001(3)求方程Q2Q1Q00001111001

XXX/X

100/0101/0000/1011/0001/0010/0XXX/X

填次態(tài)卡諾圖Q2*Q1*Q0*/C的卡諾圖本文檔共88頁；當前第64頁；編輯于星期三\20點22分Q2Q1Q00001111001

XXX/X

100/0101/0000/1011/0001/0010/0XXX/X

Q2Q1Q00001111001

X

110000X

Q2*的卡諾圖Q2*Q1*Q0*/C的卡諾圖本文檔共88頁；當前第65頁；編輯于星期三\20點22分Q2Q1Q00001111001

XXX/X

100/0101/0000/1011/0001/0010/0XXX/X

Q2Q1Q00001111001

X

000101X

Q1*的卡諾圖Q2*Q1*Q0*/C的卡諾圖本文檔共88頁；當前第66頁；編輯于星期三\20點22分Q2Q1Q00001111001

XXX/X

100/0101/0000/1011/0001/0010/0XXX/X

Q2Q1Q00001111001

X

010110X

Q0*的卡諾圖Q2*Q1*Q0*/C的卡諾圖本文檔共88頁；當前第67頁；編輯于星期三\20點22分Q2Q1Q00001111001

XXX/X

100/0101/0000/1011/0001/0010/0XXX/X

Q2Q1Q00001111001

X

001000X

C的卡諾圖Q2*Q1*Q0*/C的卡諾圖本文檔共88頁；當前第68頁；編輯于星期三\20點22分選用J、K觸發(fā)器本文檔共88頁；當前第69頁；編輯于星期三\20點22分(4)畫邏輯圖1JC11KC11KFF1FF0Q0Q1CLKC11KFF2CQ21J1J本文檔共88頁；當前第70頁；編輯于星期三\20點22分(5)檢查自啟動將無效狀態(tài)110和111分別代入狀態(tài)方程和輸出方程，得110→111→00000因為000是有效狀態(tài)，所以電路能自啟動。00000101010110001100000111011100本文檔共88頁；當前第71頁；編輯于星期三\20點22分該電路的輸入變量為X，代表輸入串行序列，輸出變量為Z，表示檢測結(jié)果。【例2】試用JK觸發(fā)器完成“111”序列檢測器設(shè)計。若輸入三個連續(xù)的1輸出為1，否則輸出為0。(P319)建立原始狀態(tài)圖和原始狀態(tài)表S0：初始狀態(tài)，表示電路還沒有收到1或連續(xù)的1。S1：表示電路收到了一個1的狀態(tài)。S2：表示電路收到了連續(xù)兩個1的狀態(tài)。S3：表示電路收到了連續(xù)三個或三個以上1的狀態(tài)。本文檔共88頁；當前第72頁；編輯于星期三\20點22分輸入X輸出Z000000001000110設(shè)電路開始處于初始狀態(tài)為S0。第一次輸入1時，由狀態(tài)S0轉(zhuǎn)入狀態(tài)S1，并輸出0；若繼續(xù)輸入1，由狀態(tài)S1轉(zhuǎn)入狀態(tài)S2，并輸出0；如果仍接著輸入1，由狀態(tài)S2轉(zhuǎn)入狀態(tài)S3，并輸出1；此后若繼續(xù)輸入1，電路仍停留在狀態(tài)S3，并輸出1。電路無論處在什么狀態(tài)，只要輸入0，都應回到初始狀態(tài)，并輸出0，以便重新計數(shù)。S0S1S2S31/0X/Z1/01/11/10/00/00/00/0畫原始狀態(tài)圖本文檔共88頁；當前第73頁；編輯于星期三\20點22分S0S1S2S31/0X/Z1/01/11/10/00/00/00/0若兩個電路狀態(tài)在相同的輸入下有相同的輸出，并且轉(zhuǎn)換到同樣的一個狀態(tài)去，則稱這兩個狀態(tài)為等價狀態(tài)。S

2，S

3為等價態(tài)S0S1S21/0X/Z1/01/10/00/00/0狀態(tài)化簡本文檔共88頁；當前第74頁；編輯于星期三\20點22分S00/0S10/0X/ZS21/01/10/01/0S0S1S21/0X/Z1/01/10/00/00/0狀態(tài)化簡本文檔共88頁；當前第75頁；編輯于星期三\20點22分狀態(tài)分配該時序電路共有三個狀態(tài)，采用兩個JK觸發(fā)器，取S0=00,S1=10，S2=11。填次態(tài)卡諾圖000/0100/0X/Z111/01/10/01/0XQ1Q00001111001

11/1

00/010/0XX/X00/000/0XX/X11/0

Q1*Q0*/C的卡諾圖本文檔共88頁；當前第76頁；編輯于星期三\20點22分求狀態(tài)方程和輸出方程XQ1Q00001111001

11/1

00/010/0XX/X00/000/0XX/X

11/0

本文檔共88頁；當前第77頁；編輯于星期三\20點22分檢查自啟動010/01/10010111/0X/ZQ1Q00/00/01/10/01/0本文檔共88頁；當前第78頁；編輯于星期三\20點22分畫出邏輯圖1JC11K1JC11KFF0ZFF1Q1Q0CLKX本文檔共88頁；當前第79頁；編輯于星期三\20點22分*6.4.2時序邏輯電路的自啟動設(shè)計在前面的同步時序電路設(shè)計中，電路的自啟動檢查是在最后一步進行的，如果不能自啟動，還要返回來從新修改設(shè)計。如果在設(shè)計過程中能夠考慮自啟動的問題，就可以省略檢查自啟動這一步驟了。例6.4.4設(shè)計一七進制計數(shù)器，要求它能夠自啟動。已知該計數(shù)器的狀態(tài)轉(zhuǎn)換圖如圖所示。解：由所給的狀態(tài)圖得出電路狀態(tài)轉(zhuǎn)換表表6.4.1所示001100010101110111011/0/0/0/0/0/0/1321QQQ/C七進制計數(shù)器的狀態(tài)轉(zhuǎn)換圖本文