計算機體系結構試題庫填空題

文檔僅供參考，不當之處，請聯系改正。

計算機體系結構試題庫

填空題（100題）

1.當代計算機體系結構的概念包括（指令集結

構）、（計算機組成）和（計算機實現）三個

方面的內容。

2.計算機部件的平均出售價是（部件開銷）、

（直接開銷）和（翊）三者之和。

3.在一個字中，兩種表示字節順序的習慣是

（高端BigEndian）和（低端Little

Endian）。

4.一般根據CPU內部狀態,能夠將指令集結構

分為（堆棧型）、（累加器型）和（通用寄存

器型）三種類型。

5.在指令流水線中，解決控制相關的方法主要

有：（凍結或排空流水線）、（預測發生）、

（預測不發生）和（調度分支延遲）o

6.在存儲器層次結構中，提高主存性能的方法

主要有：（加寬存儲器）、（簡單的交叉存

儲器）、（獨立的存儲塊）、（避免存儲器塊

文檔僅供參考，不當之處，請聯系改正。

沖突）和（DRAM特性交叉）o

7.I/O性能評價的指標主要包括：設備類型、

設備數量、（響應時間）和（吞吐量）O

8.提高向量處理機性能的主要方法有：鏈接、

（重疊執行）和（多個向量載入儲存（L/S）

部件）o

9.一般并行性包含（翊）和（在發）兩個方

面。

10.開發并行性的主要途徑有：（時間重疊）、

（資源重復）和（資源共享）O

11.指令內部的并行屬于（細）粒度并行。

12.流水線的數據相關有（RAW）、（WAW）、

（WAR）三種類型。

13.通用寄存器型指令集結構按其指令中的操

作數個數和操作數的存儲單元能夠分為

（R-R）、（R-M）、（M-M）三種類

型。

14.根據CPU性能公式，程序的執行時間等于

（IC）、（CPI）及（T、）三者的乘

積。

文檔僅供參考，不當之處，請聯系改正。

15.對向量的處理有（水平處理）方式、（重

直處理）方式和（分組處理）方式。

16.DLX流水線能夠分為（上）、（ID）、

（EX）、（MEM）、（WB）五個操作功

能段。

17.在存儲器層次結構中，Cache離CPU（_4

班），而外存離CPU最遠。

18.一般來說，按照CPU內部操作數的存儲方

式,能夠將機器（指令集結構）分為：（堆

棧型）、（累加器型）和

（通用寄存器型）三種類型。

19.單機和多機并行性發展的技術途徑有：（資

源共享）、（資源重

復）和（時間重疊）o

20.存儲器層次結構設計技術的基本依據是程

序（訪問的局部性原理）o

21.在計算機體系結構設計中，軟硬件功能分配

取決于（性能價格比）。

22.從主存的角度來看，“Cache一主存”層次

的目的是為了（提高速度）,

文檔僅供參考，不當之處，請聯系改正。

而“主存一輔存”層次的目的是為了（擴

大容量）。

23.描述向量數據的參數有：（向量起始地

址）、（向量長度）、

（向量間距）。

24.程序循環是用（轉移指

令）來實現，而微程序

循環是用（微指令地址轉移測試方

法）來實現

的。

25.計算機組成指的是計算機系統結構的邏輯

實現,計算機實現指的是計算機組成的物理

實現

26.存儲程序計算機以運算器為中心、所有部

件的操作都由控制器集中控制。

27.指令集結構的正交特性是指令集的三個主

要元素操作、數據類型和尋址方式兩兩在指

令集結構中獨立無關。

28.通道可分為三類：字節多路通道，選擇通

道，數組多路通道。

文檔僅供參考，不當之處，請聯系改正。

29.Cache的調度算法一般有預取法和按需取

進法兩種。

30.Cache失效能夠分為強制性失效、容量

失效和沖突失效三種。

31.地址映象方法有多種，其中的直接相聯硬

件開銷最小，全相聯的沖突概率最小。

32.根據存儲映象算法的不同，虛擬存儲器主

要有段式）、頁式和段頁式三種映象方式。

33.流水技術按處理的級別可分為部件級、處

理機級和系統級。

34.一般，在進行指令集格式設計時，有（固定

長度編碼）、（可變長編碼）和（混合編碼）

三種設計方法。

35.綜合考慮不同的存儲器實現技術，我們會發

現：速度越快，每位價格就（越高）；容量越

大，每位價格就（越低）；容量越大，速度（越

慢）。

36.“Cache-主存”與"主存-輔存”層次

的區別

項目Cache—主存層主存一輔存層

文檔僅供參考，不當之處，請聯系改正。

次次

目的為了彌補主存（為了彌補主

速度的不足存容量不足）

存儲管理實現（主要由硬件主要由軟件實

實現）現

CPU對第二級可直接訪問（經過主存訪

的訪問方式問）

失效時CPU是（不切換）（不切換）

否切換

37.磁盤的每一磁道分成若干扇區，它是磁盤進

行存儲分配的物理基本單元，它們之間留有

（不用的間隙）。

38.系列機的軟件兼容主要包括（向前兼容）、

（向后兼容）、（向下兼容）、（向上兼容）

四種類型的兼容。

39.Amdahl定律表明系統的加速比依賴于（被

加速部分在系統中所占的比例）和（對被加速

部分的性能提高程度）兩個因素。

40.通用寄存器型指令集結構按其指令中的操

作數個數和操作數的存儲單元能夠分為

文檔僅供參考，不當之處，請聯系改正。

（R-R）、（R-M）、（M-M）三種類型。

41.在大多數指令集結構的功能設計中必須考

慮支持的三種類型的指令是（數據傳輸指令）、

（算術和邏輯運算指令）和（控制指令）O

42.在指令系統設計中，表示尋址方式有（將尋

址方式編碼與操作碼中）和（用地址描述符表

示尋址方式）兩種方法。

43.一般，在進行指令集格式設計時，有（定武）、

（變長）和（混合）三種設計方法。

44.在DLX指令集結構中，有（之）個（絲）位

的通用寄存器，（絲）個（絲）位的單精度浮

點寄存器，用（單精度浮點寄存器奇偶對）來

表示雙精度浮點寄存器，尋址方式為（寄存器

尋址）、（立即值尋址）、（偏移尋址）和（寄

存器間接尋址）o

45.在大多數指令集結構的功能設計中必須考

慮支持的三種類型的指令是（算術和邏輯運

算）、（數據傳輸）和（控制）o

46.在指令系統設計中，操作數類型的表示主要

有（由操作碼編碼）和（附上由硬件解釋的標

文檔僅供參考，不當之處，請聯系改正。

記）兩種方法。

47.減少流水線處理分支指令時的暫停時鐘周

期數有兩種途徑，一種是（盡早判斷出分支轉

移是否成功），另一種是（盡早計算出分支轉

移的目標地址）o

48.在“Cache-主存”層次中，主存的更新算法

有兩種：（寫回法）和（寫直達法）o

49.在"Cache-主存”層次中，cache寫失效時

采用的兩種調塊策略有：（按寫分配）和（繞

寫法）。

50.設計I/O系統的三個標準是（拄能）、（價

格）和（容量）O

51.互聯網絡根據工作行為可分為兩類，一種是

（動態網絡），一種是（靜態網絡）O

52.DLX流水線能夠分為（取指）、

（譯碼）、（執行）、（_訪_

存）、（寫回）五個操作功能段。

53.基本DLX流水線中，假設分支指令需要4

個時鐘周期，其它指令需要5個時鐘周期，分

支指令占總指令數的12%,問CPI=4.88，若

文檔僅供參考，不當之處，請聯系改正。

把ALU指令的寫回提前到MEM段，ALU指令占

總指令數的44%,則CPI=4.44。

54.基本DLX流水線中，IF段操作可表示為：

IF/ID.IR-Mem[PC]；IF/ID.NPC,PC-

(ifEX/MEM.cond{EX/MEM.NPC}else

{PC+4});

55.基本DLX流水線中，ID段準備操作數的動

作可表示為JD/EX.A-Regs[IF/ID.IR6...1O];

ID/EX.B-Regs[IF/ID,IR11...15]；ID/EX.Imm

56.基本DLX流水線中，ALU指令在EX段的處

理動作可表示為：EX/MEM.ALUOutput-

ID/EX.AopID/EX.B或EX/MEM.ALUOutput

-ID/EX.AopID/EX.Imm;

57.基本DLX流水線中，ALU指令在EX段處理

分支邏輯的動作可表示為：EX/MEM.cond-

0;

58.基本DLX流水線中，load/store指令在EX

段的處理動作可表示為：EX/MEM.ALUOutput

-ID/EX.A+ID/EX.Imm;

文檔僅供參考，不當之處，請聯系改正。

59.基本DLX流水線中，分支指令在EX段的處

理動作可表示為：EX/MEM.ALUOutput-

ID/EX.NPC+ID/EX,Imm;EX/MEM.cond一

(ID/EX.Aop0);

60.基本DLX流水線中，ALU指令在MEM段的處

理動作可表示為：MEM/WB.ALUOutput-

EX/MEM.ALUOutput;

61.基本DLX流水線中，Load指令在MEM段的

處理動作可表示為：MEM/WB.LMD-

Mem[EX/MEM.ALUOutput];

62.基本DLX流水線中，store指令在MEM段的

處理動作可表示為：或

Mem[EX/MEM.ALUOutput]—EX/MEM.B;

63.基本DLX流水線中，ALU指令在WB段的處

理動作可表示為：Regs[MEM/WB.IR16...2O]-

MEM/WB.ALUOutput;或Regs[MEM/WB.IRH...^

-MEM/WB.ALUOutput;

64.基本DLX流水線中，load指令在WB段的處

理動作可表示為：Regs[MEM/WB.IRH...^]-

MEM/WB.LMD;

文檔僅供參考，不當之處，請聯系改正。

65.假設流水線各段的時間相等，均為At,則

最大吞吐率=1/Z\t

66.假設流水線各段時間不等,第i段時間為/

ti,則最大吞吐率=l/max(Ati}o

67.假設m段流水線各段的時間相等，均為at,

則執行n個任務的實際吞吐率=n/(mA

68.假設m段流水線第i段時間為i,則執行

n個任務的實際吞吐率=

tj),/ktj=max{Zkti}。

69.消除瓶頸的兩種方法為細分瓶頸段和重復

設置瓶頸段。

70.m段流水線每段時間均為ZU,則執行n個

任務的實際加速比=m/(l+(m-l)/n)

71.m段流水線每段時間均為ZU,則最大加速

比mO

72.m段流水線每段時間均為ZU,則最大效率

趨近于豈_

73.m段流水線每段時間均為ZU,則執行n個

任務的效率=l/(l+(m-l)/n)o

文檔僅供參考，不當之處，請聯系改正。

74.當流水線中數據和指令存在同一存儲器中

時，訪存指令會引起存儲器訪問沖突，這種沖

突是因為結構相關引起的。

75.延遲分支的三種調度方法是從前調度；從目

標處調度；從失敗處調度。

76.多級存儲層次是利用程序局部性原理來設

計的。

77.評價cache系統速度快慢的指標是平均訪

問時間。

78.CPU時間能夠評價cache系統對整個CPU性

能的影響。

79.響應同是指從事件開始到結束之間的時

間。

80.查比率指在單位時間內所能完成的工作量

（任務）。

81.甩巴以響應時間為標準評價計算機性能。

82.多道程序系統以吞吐率為標準評價計算機

性能。

83.流水線各個功能段所需時間應盡量相笠。

文檔僅供參考，不當之處，請聯系改正。

84.Cache并行查找的兩種實現方法是：利用相

聯存儲器和利用單體多字存儲器+比較器。

85.假設某程序中Load指令占26%,Store指

令占9%,則寫操作在所有訪存操作中所占的

比例為7%,寫操作在訪問數據Cache操作中

所占的比例為25%。

86.評價存儲系統性能時，CPU時間=ICX

[CPIexe+每條指令的平均存儲器停頓周