計算機組成原理第三章控制器第1頁，共59頁，2023年，2月20日，星期四3.4.1CPU的基本功能（3）時間控制對各種操作實施時間上的控制稱為時間控制.各種指令的操作信號均受到時間的嚴格控制；一條指令的整個執行過程也受到時間的嚴格控制。（4）數據加工第2頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成一.運算部件

接受控制器命令進行算術邏輯運算。包括：(1)ALU

(2)輸入邏輯(如:選擇器或鎖存器)

(3)輸出邏輯(如:移位器)第3頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成基本運算部件：移位器選擇器/鎖存器選擇器/鎖存器選擇命令選擇命令選擇命令選擇命令操作數操作數初始進位ALU第4頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成二.寄存器組1.用于處理的寄存器（1）通用寄存器組一組可編程訪問的、具有多種功能的寄存器。對用戶來說是“看得見”的寄存器。

如：PDP-11中：R0、R1、R2……Intel8088：累加器AX、基址寄存器BX……（2）暫存器

用戶不能直接訪問的寄存器，用來暫存信息。對用戶來說是“透明的”。第5頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成2.用于控制的寄存器（1）指令寄存器IR用于存放現行指令，其輸出包括操作碼信息、地址信息等，是產生微命令的主要依據：或直接產生微操作命令；或經過譯碼產生微操作命令；

或通過組合邏輯電路產生微命令；或參與形成微程序地址，通過取微指令形成微操作命令。第6頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成（2）程序計數器PC

提供讀取指令的地址，又稱為指令計數器。

（3）程序狀態字寄存器PSW

表示CPU現在的基本狀態，也就是現行程序的狀態。

主要有：特征位（標志位）、程序優先級、工作方式及其它信息第7頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成3.用作主存接口的寄存器（1）地址寄存器MAR

讀取指令時，CPU先將程序計數器PC的內容（指令所在存儲單元地址碼），送入MAR，再由MAR經系統總線或專用存儲總線送往主存M。

讀取操作數或存放操作數時，也是先將地址指針內容或地址計算結果送入MAR，再經總線送往主存。第8頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成（2）數據緩沖寄存器MBR

寫入主存的數據先送至MBR，再經總線送往主存。

從主存中讀出的數據，也由總線送入MBR，再經CPU內部總線送入指定的寄存器。MAR和MBR對于用戶來說是“透明的”。第9頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成三.總線總線是一組能為多個部件分時共享的公共信息傳送線路，可以分時接收與分配信息。總線是計算機連接各部件以實現基本信息傳送而廣泛使用的一種方式。第10頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成根據計算機系統的各級硬件組成，可將總線分為四類：1.CPU內部總線：對于簡單的CPU：一組數據傳送總線，用于連接CPU內的寄存器與算術/邏輯運算部件。又稱為ALU總線。對于復雜的CPU：除了數據總線外，還有傳送地址信息的地址總線。內總線的信息傳送，由控制器發出的微操作命令進行控制管理。第11頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成2.部件內總線：

連接設備控制器、智能型接口等部件內部的微處理器、局部存儲器等芯片的一組總線。一般包括地址線和數據線兩組。由部件自身的時序信號或主機時序信號同步控制3.系統總線：連接計算機系統內各大組成部件（CPU、主存、I/O設備）的總線。第12頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成

按傳送信息的性質，可將系統總線分為：（1）地址總線用來選擇存儲單元或外圍接口。（2）控制總線提供邏輯支持、仲裁以及處理總線控制權的轉移等。主要傳送信號有：復位、申請、應答、有關狀態、主存與I/O設備選擇、讀/寫命令等。（3）數據總線傳輸數據。第13頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成4.系統外總線：

將一臺計算機系統與其它設備相連接所需要的總線。比如：將一臺計算機與某種通信設備相連接或將幾臺計算機系統連接起來，就需要一組通信總線。這組通信總線就稱為系統外總線。第14頁，共59頁，2023年，2月20日，星期四

R0~R3R0~R3CDCDSPPCPSWMBR

A移位器

BALUR2

R0

R1

MI/OCB內總線

C

R3

DMARMBR

IR

PC

SPPSWABDB控制邏輯系統總線第15頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成四.時序系統

產生周期節拍、脈沖等時序信號的部件，稱為時序發生器，或稱為時序系統。一個脈沖源：一組計數分頻邏輯：又稱主振蕩器，提供CPU的時鐘基準主振的輸出經過一系列計數分頻，產生時鐘周期（節拍）或工作周期信號。振蕩器分頻器時鐘脈沖工作脈沖時鐘周期(節拍)第16頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成五.控制器其任務是根據控制流產生微操作命令序列，去控制指令功能所要求的數據傳送，在數據傳送至運算部件時完成運算處理。組合邏輯控制器微程序控制器第17頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成1.組合邏輯控制器綜合化簡產生微命令的條件，形成邏輯式，用組合邏輯電路實現。執行指令時，由組合邏輯電路(微命令發生器)在相應時間發出所需微命令，控制有關操作。第18頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成（1）控制器組成

微命令發生器微命令序列I/O狀態控制臺信息運行狀態譯碼…...

PSW時序

IR地址形成PCOPD尋來自M送M或ALU+n送M第19頁，共59頁，2023年，2月20日，星期四微命令發生器微命令序列I/O狀態控制臺信息運行狀態譯碼…...

PSW時序

IR地址形成PCOPD尋來自M送M或ALU+n送M微命令發生器A.微命令發生器功能：產生全機所需的各種微命令控制最基本的操作(微操作)的命令電位型脈沖型構成微命令發生器：將產生微命令的條件綜合化簡，形成邏輯式，用組合邏輯電路實現。第20頁，共59頁，2023年，2月20日，星期四B.指令寄存器IR功能：存放現行指令。決定操作性質操作碼字段操作數地址轉移地址PC微命令發生器微命令序列I/O狀態控制臺信息運行狀態譯碼…...

PSW時序

IR地址形成OPD尋來自M送M或ALU+n送M微命令發生器

IR地址碼字段譯碼器微命令發生器地址形成部件尋D第21頁，共59頁，2023年，2月20日，星期四微命令發生器微命令序列I/O狀態控制臺信息運行狀態譯碼…...

PSW時序

IR地址形成PCOPD尋來自M送M或ALU+n送MC.指令計數器PC功能：指示指令在M中的位置。（PC）+n順序執行：用地址形成部件產生的轉移地址修改PC。微命令發生器PC轉移執行:第22頁，共59頁，2023年，2月20日，星期四D.狀態寄存器PSW功能：指示程序運行方式，反映程序運行結果。例.某機的PSWPC微命令發生器微命令序列I/O狀態控制臺信息運行狀態譯碼…...

PSW時序

IR地址形成OPD尋來自M送M或ALU+n送M微命令發生器PC

IR

PSW工作方式

優先級

T

NZVC151211876543210第23頁，共59頁，2023年，2月20日，星期四C=1進位V=1溢出Z=1結果為0N=1結果為負T=1,執行跟蹤程序（1）條件碼反映程序運行結果工作方式

優先級TNZVC151211876543210（2）跟蹤標志為程序查錯設置的斷點標志T。第24頁，共59頁，2023年，2月20日，星期四程序優先級高于外部優先級，不響應程序優先級低于外部優先級，可響應用戶方式：禁止程序執行某些指令核心方式：允許程序執行所有指令（3）優先級為現行程序賦予優先級別，以決定是否響應外部中斷請求。工作方式優先級TNZVC151211876543210（4）工作方式規定程序的特權級。PSW在CPU中，反映程序運行狀態；控制/狀態字在接口中,反映CPU命令、設備狀態。第25頁，共59頁，2023年，2月20日，星期四E.時序系統功能：控制操作時間和操作時刻。PC微命令發生器微命令序列I/O狀態控制臺信息運行狀態譯碼…...

PSW時序

IR地址形成OPD尋來自M送M或ALU+n送M微命令發生器PC

IR

PSW時序振蕩器分頻器時鐘脈沖工作脈沖時鐘周期(節拍)產生電位型微命令，控制操作時間段產生脈沖型微命令，控制定時操作第26頁，共59頁，2023年，2月20日，星期四a.取指令PCPC微命令發生器微命令序列I/O狀態控制臺信息運行狀態譯碼…...

PSW時序

IR地址形成OPD尋來自M送M或ALU+n送M微命令發生器PC

IR

PSW時序(2)控制器工作過程地址M指令IR、譯碼(OP、尋址方式)（PC+n）PC第27頁，共59頁，2023年，2月20日，星期四b.取數(按尋址方式)立:PC微命令發生器微命令序列I/O狀態控制臺信息運行狀態譯碼…...

PSW時序

IR地址形成OPD尋來自M送M或ALU+n送M微命令發生器PC

IR

PSW時序指令操作數有效地址M,取數R,取數直:寄存器號間:間接地址M,取有效地址寄存器號R,取有效地址變:形式地址變址量運算器計算有效地址第28頁，共59頁，2023年，2月20日，星期四c.執行(按操作碼)PC微命令發生器微命令序列I/O狀態控制臺信息運行狀態譯碼…...

PSW時序

IR地址形成OPD尋來自M送M或ALU+n送M微命令發生器PC

IR

PSW時序結果存儲器/寄存器操作數運算器操作數第29頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成(3)組合邏輯控制方式的優缺點及應用●

產生微命令的速度較快。a.優缺點●

設計不規整，設計效率較低；控制器核心結構零亂，不便于檢查和調試。●

不易修改、擴展指令系統功能。b.應用場合

用于高速計算機，或小規模計算機。第30頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成2.微程序控制器（3）微程序事先存放在控制存儲器中，執行機器指令時再取出。（1）若干微命令編制成一條微指令，控制實現一步操作；（2）若干微指令組成一段微程序，解釋執行一條機器指令；第31頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成六.CPU內部數據通路結構

1.單組內總線、分立寄存器結構特點：分立寄存器、1組單向數據總線、ALU是數據傳送中樞移位器選擇器選擇器R0~RnR0~RnR0RnALU內總線第32頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成

2.單組內總線、集成寄存器結構特點：集成寄存器組、1組雙向數據總線、ALU輸入端設鎖存器移位器鎖存器鎖存器ALU內總線R0Rn……第33頁，共59頁，2023年，2月20日，星期四3.4.2CPU的組成

3.多組內總線結構特點：有數據總線、控制總線、地址總線等移位器加法器乘除器寄存器段單元頁單元地址驅動器雙工收發器譯碼與排序控制ROM指令預譯碼指令隊列32位有效地址總線內部控制總線實際地址總線32位指令預取ALU總線控制器運算器

地址控制數據第34頁，共59頁，2023年，2月20日，星期四3.5時序控制方式與時序系統在時序方面需要考慮的三個問題：1.操作與時序信號之間的關系，即時序控制方式。2.指令之間的銜接方式。3.如何形成所需的時序信號，即時序系統。第35頁，共59頁，2023年，2月20日，星期四3.5.1時序控制方式

時序控制方式是指操作與時序信號之間采取何種關系。就處理思想可分為同步控制和異步控制兩大類。一.同步控制方式各項操作受統一時序控制。1.定義：2.特點：（1）時間分配：將操作時間劃分為時間長度固定的時鐘周期，每個時鐘周期完成一步操作，例如一次相加。各項操作受統一時序控制。第36頁，共59頁，2023年，2月20日，星期四3.5.1時序控制方式

（3）各部件間的協調：各部件間的傳送一般由CPU統一控制。3.優缺點：優：時序關系簡單，時序劃分規整，控制簡單。缺：時間安排上有浪費。

（2）同步定時：許多操作需要嚴格地同步定時。第37頁，共59頁，2023年，2月20日，星期四3.5.1時序控制方式二.異步控制方式1.定義：（申請、響應、詢問、回答）2.特點：在異步控制所涉及的范圍內，沒有統一的時鐘周期劃分與同步定時脈沖；各操作間的銜接和各部件之間的信息交換采用異步應答方式。各項操作按其需要選擇不同的時間，不受統一的時鐘周期（節拍）的約束；各操作之間的銜接與各部件之間的信息交換采取應答方式。第38頁，共59頁，2023年，2月20日，星期四3.5.1時序控制方式例.異步傳送操作●

主設備：申請并掌握總線權的設備。總線主從●從設備：響應主設備請求的設備。發/接接/發1）主設備向從設備提出詢問，即向從設備提出傳輸要求。2）從設備回答準備好。

3）進行數據傳送。4）傳送完畢，主設備釋放對總線的控制。應答過程：第39頁，共59頁，2023年，2月20日，星期四3.5.1時序控制方式3.優缺點：

時間安排緊湊、合理；控制復雜。4.實際應用時：

在CPU或設備內部用同步方式；在設備之間可以用同步或異步方式。第40頁，共59頁，2023年，2月20日，星期四3.5.2同步控制的時序系統1.時序劃分層次——多級時序（1）指令周期

讀取并執行一條指令所需的時間，稱為一個指令周期。（不將指令周期視為時序系統的一級）（2）CPU工作周期（機器周期、基本周期）

在指令周期中的某一工作階段所需的時間，稱為一個工作周期。如：取指令、取源操作數、取目的操作數、執行等分別叫：取指周期、源周期、目的周期、執行周期等第41頁，共59頁，2023年，2月20日，星期四3.5.2同步控制的時序系統（3）時鐘周期（節拍）

一個工作周期的操作需要分成幾步完成，完成一步操作所需的時間稱為一個時鐘周期（又稱為一拍）。

是時序系統中最基本的時間分段。（4）定時脈沖是節拍的控制脈沖，是時序系統中最基本的單位。

例如：可在每個時鐘周期的末尾發一個定時脈沖，上升沿作打入（或傳送），下降沿作周期切換。第42頁，共59頁，2023年，2月20日，星期四3.5.2同步控制的時序系統2.多級時序劃分舉例（1）二級時序指令周期時鐘周期0時鐘周期n……-工作脈沖-工作脈沖微程序控制器中用（2）三級時序指令周期工作周期0工作周期m……-工作脈沖-工作脈沖組合邏輯控制器中用時鐘周期0……時鐘周期n…………第43頁，共59頁，2023年，2月20日，星期四3.5.2同步控制的時序系統3.多級時序的形成mpT0T1ii+1i+2取指取數執行第44頁，共59頁，2023年，2月20日，星期四3.5.2同步控制的時序系統總線周期:

指經總線傳送一次數據所用的時間,傳送操作包括送地址、讀/寫等。一個總線周期通常包含幾個時鐘周期。第45頁，共59頁，2023年，2月20日，星期四3.6主機與外部的數據通路與信息傳送控制方式3.6.1主機與外圍設備間的連接方式一.輻射型（星型）

主機I/OI/OI/O早期：不易擴展主機

接口接口I/OI/OI/O現在：便于擴展第46頁，共59頁，2023年，2月20日，星期四二.總線型

主機接口

接口I/O

I/O

I/O便于擴展總線三.通道型

主機

通道通道I/OI/OI/O并行能力提高第47頁，共59頁，2023年，2月20日，星期四3.6.2信息傳送的控制方式一.直接程序傳送方式用I/O指令編程實現信息傳送。（程序查詢）1.主機狀態（程序組織）這種方式又稱為查詢-等待-執行方式。

啟動I/O設備I/O準備好？NY執行I/0指令進行數據傳送第48頁，共59頁，2023年，2月20日，星期四3.6.2信息傳送的控制方式2.外設狀態空閑工作結束啟動完成一次工作調用完再請求000110空閑：調用前，設備不工作；結束：調用后，設備完成工作。在接口中設置狀態字表示這些狀態。第49頁，共59頁，2023年，2月20日，星期四3.6.2信息傳送的控制方式3.優缺點硬件開銷小；實時處理能力差,并行程度低。4.應用場合對CPU效率要求不高的場合，或診斷、調試過程。第50頁，共59頁，2023年，2月20日，星期四3.6.2信息傳送的控制方式二.程序中斷方式1.中斷的引入查詢：程序并行操作主機外設空閑啟動等待工作程序交換數據中斷：主機程序外設空閑啟動工作程序請求中斷程序交換數據程序第51頁，共59頁，2023年，2月20日，星期四3.6.2信息傳送的控制方式2.中斷的定義CPU暫時中止現行程序的執行，轉去執行為某個隨機事態服務的中斷處理程序。處理完畢后自動恢復原程序的執行。3.中斷的流程CPU內設置允許中斷標志=1允許響應中斷（開中斷）=0不允許響應中斷（關中斷）第52頁，共59頁，2023年，2月20日，星期四3.6.2信息傳送的控制方式3.中斷的流程

開中斷一條指令結束時有中斷請求？NY繼續原程序啟動外設執行中斷服務程序繼續原程序響應返回第53頁，共59頁，2023年，2月20日，星期四4.硬件設置響應邏輯CPU禁止/允許設備請求設備工作完成5.應用場合用于中、低速I/O操作或處理復雜隨機事態。判優邏輯請求邏輯屏蔽邏輯非屏蔽CPU送屏蔽字(動態改變設備優先級)設備提出請求判