基于MATLAB的DDS設計與仿真摘要：利用matlab仿真工具建立數字頻率合成器DDS的仿真模型，便于我們直截了當地了解DDS的工作原理和各部分模塊的功能，而且便于我們分析DDS的工作性能和各種參數指標。實驗背景隨著技術和器件水平的提高，稱之為直接數字式頻率合成器（DDS）新的頻率合成技術得到飛速的發展。DDS在相對帶寬﹑頻率轉換時間﹑相位連續性﹑正交輸出﹑高分辨力以及集成化等一系列指標方面，已遠遠超過了傳統的頻率合成器所達到的水平，完成了頻率合成技術的又一次飛躍。DDS與傳統的DS和IS一起構成了現代頻率合成技術體系，將頻率合成技術推向了一個新的階段。DDS的原理：數字頻率合成是從相位概念出發直接合成所需波形的一種新技術，它采用一個恒定的輸入參數時鐘，通過數據處理的方式產生頻率﹑相位可調的輸出信號。DDS系統由相位累加器﹑波形ROM﹑D/A轉換器和低通濾波器構成。它具有頻率分辨率高﹑頻率切換時相位連續等優點。DDS是繼直接合成技術和鎖相環式頻率合成技術之后的第三代頻率合成技術。他的工作原理是基于相位與幅度的對應關系，通過改變頻率控制字（K）來改變相位累加器（位數為N）的相位累加速度，然后在固定時鐘的控制下取樣，取樣得到的相位值（去取相位累加器的高M位）通過相位幅度轉換得到與相位值對應的幅度序列，幅度序列通過數模轉換及低通濾波得到正弦波輸出。下圖為DDS的原理圖。圖1DDS原理框圖其中，K為頻率控制字，fc為基準時鐘頻率，N為相位累加器的字長，D為ROM數據位及D/A轉換器的字長。相位累加器在基準時鐘fc的控制字下以步長K做累加，把相加后的結果送至相位累加器的輸入，相位累加器一方面在上一時鐘周期作用后產生的新的想位數據反饋到自身的輸入端，在下一個時鐘的作用下繼續與頻率控制數據K相加，另一方面將這個值作為取樣地址輸出，送入正弦查找表ROM，作為波形ROM的地址，對波形ROM進行尋址。波形ROM輸出D位的幅度碼S(n)經D/A轉換器變成階梯波S(t頻率預置與調節K被稱之為頻率控制字，也叫相位增量。DDS方程為f0=fcK/2N,f0為輸出頻率，f累加器圖2累加器框圖相位累加器由N位加法器和N位寄存器級聯構成，來一個時鐘脈沖fc波形存儲器用累加器輸出的數據作為波形存儲器的取樣地址，進行波形的相位—幅值轉化，即可在給定的時間上確定波形的抽樣幅值。N位的尋址ROM相當于把0o~360o的正弦信號離散成具有2N圖3相位—幅度變化原理圖D/A轉換器D/A轉換器的作用是把合成的正弦波數字量轉換為模擬量。正弦幅度量化序列S

（n）經過D/A轉換后變成了包絡為正弦的階梯波S（t）。需要注意的是頻率合器對D/A轉換器的分辨率有一定要求，D/A轉換器的分辨率越高，合成的正弦波S(t)臺階數就越多，輸出波形的精度也就越高。低通濾波器對D/A輸出階梯波S（t）進行頻譜分析，可知S（t）中除主頻fo外，還存在分布在fc，2fc……兩邊±fo處的非諧波分量，幅值包絡為辛格函數。因此為了去除主頻DDS性能DDS的頻率合成原理及實現技術與傳統的直接合成DS的鎖相合成完全不同，在性能上也很獨特。相對寬度當頻率控制字K=1時，最低輸出頻率為fomax=fc/M，式中M=2N，當累加器字長N很大時，最低輸出頻率達Hz，DDS的最高輸出頻率受限于時鐘頻率fc和采樣定理，fomax=fc/2。在實際應用中，考慮到輸出濾波器的非理想特性，一般采用fomax=fc×40%。這樣的DDS的相對帶寬為fomax頻率分辨率DDS的最小頻率步進量就是它的最低輸出頻率，即Δfo=fomin=fcM=fc2N頻率轉換時間DDS的頻率轉換時間近似認為是即時的，這是因為它的相位序列在時間上是離散的。在頻率控制字K改變以后，要經一個時鐘周期之后才能按新的相位增量累加，所以可以說它的頻率轉換時間就是頻率控制字的傳輸時間，即一個時鐘周期Tc=1頻率轉換時的相位連續性當頻率控制字從K1變為K2之后，它是在已有的累加相位nK1δ之上，再每次累加K2δ，相位函數的曲線是連續的，只是在改變頻率瞬間其斜率發生了突變，因而保持了輸出信號相位的連續性。這一點對利用相位信息的那些系統很重要。相位連續可避免信息的丟失，相位不連續會導致頻譜的擴散，不利于頻譜資源的有效利用?？奢敵稣恍盘栍行脠龊弦玫秸恍盘栞敵?，即同時輸出S1(t)=sin(2πfot)和S2(t)=cos(2πfo在DDS中，只要分別在兩個ROM中存儲sinθ和cos圖4可輸出正交信號的DDS框圖可輸出任意波形若在ROM中存儲其他所需的波形函數表，DDS即可輸出相應的周期性的波形，因此，更新ROM中的數據，使DDS輸出方波﹑三角波﹑鋸齒波等等。調制性能由于DDS是全數字的，用頻率控制字K可直接調整輸出信號的頻率與相位，所以很易于在DDS上實現數字調制和調相，很多DDS產品都具有數字調制功能。噪聲和雜散因為DDS是數字技術，先構成離散信號，再變換成模擬信號輸出，因而噪聲與雜散的存在是必然的。這是我們要特別關注的，以下對影響DDS輸出的雜散來源進行分析。雜散分類及其影響相位截斷對輸出信號頻譜的影響在實際應用中，為了提高頻率分辨率，相位累加器的位數N盡量做得大，這就要求ROM的容量很大。當N=32時，就需要ROM的容量達4GB，這在實現上是很困難的。一般都是用相位序列的高A位尋址ROM，舍去相位序列的低B=N-A位。這就引入了相位截斷誤差。以下的分析設K和2BεεP(n)是周期為λ=2B(k,2B)的階梯波，其中，k=Kmod2B。εP(n)可以看作是對周期為λTc的鋸齒波e(t)的采樣，即εPt圖5εP(n)鋸齒波e(t)的頻譜為：E(ω)其中，ωx=R2Bωc,R=Kmod2BS因為εP(n)<<2S(n)≈由相位舍位引起的輸出誤差信號為：?S把ΔS(n)看作對連續信號的采樣：?Ssin(2π?0t)的頻譜為δ(ω-ω0)-δ(ω+ω0),e(t)的頻譜E(ω)如上述，所以e(t)Sin(2π?0t)的頻譜為二者的頻域卷積：φ誤差信號ΔS（t）的頻譜為?Sω?S誤差信號經過D/A后的模擬信號表達式為ΔS0(t)=ΔS(t)h(t)，所以最終輸出的誤差信號頻譜為ΔS0(ω)=ΔS(ω)H(ω)，H(ω)對信號頻譜的影響是一個SINC函數的幅度調制，對譜線的位置分布沒有影響，從信號的頻譜結構角度可以把它帶來的影響忽略。由上式可以得出，相位截斷效應帶來的頻譜雜散位于：?=mFc可見，有相位截斷的DDS輸出信號頻譜雜散分量十分豐富，并且有大量的頻率值落在[0,f0]之間，從理論上也無法將其完全濾掉。由ωx的表達式還可以發現，它和頻率控制字K幅度量化誤差對輸出信號頻譜的影響ROM數據位寬的有限使得DDS輸出的信號為階梯波。這將對輸出信號引入幅度量化誤差εP(n)。設ROM數據位寬為Dε由取整函數int(·)的性質可知，誤差函數εP(n)是一個位于區間[-12·2B,12·2B]D/A非理想特性及參考時鐘相位噪聲對輸出信號頻譜的影響D/A的非理想特性主要包括動態非線性、靜態非線性、有限分辨率及內部閃爍噪聲等。D/A的非理想特性難于建模，不同的器件性能各異，只能根據具體的器件參數分別考慮。而且D/A對輸出信號頻譜的影響跟相位截斷效應和幅度量化誤差比起來是很小的。只有在對信號頻譜質量要求非常高的應用中才根據具體情況對這個問題進行深入的研究。這也是為什么在DDS技術發展的二十多年間，對這個問題的研究不是很多。隨著電子制作工藝的迅猛發展，D/A期間的非理想特性逐漸得到改善，一般可以通過選用高性能的D/A器件來滿足應用的要求。參考時鐘的相位噪聲會傳遞到輸出信號中去。DDS實際上可以看作一個分頻器。從理論上來說，輸出信號的相位噪聲會對參考時鐘的相位噪聲有20logFc/f0MATLAB仿真和結果分析仿真參數的設置本次設計的要求為輸出頻率為1MHz，相位累加器的位數N=10，并調N和頻率控制字K的值分析相位截斷誤差等各類誤差的變化。根據理想DDS的頻譜圖（如圖6所示）可知雜散分量Fc-f0對輸出信號質量影響最為嚴重。當f0趨近于Fc/2時，Fc-f0也趨向于Fc/2，兩者很難區分，信號質量無法保證。為了使低通濾波器有效地濾除雜散，f0一般小于圖6理想DDS輸出的頻結構仿真結果K參數的影響研究為了直觀的比較相位截斷前后的波形時域和頻域上的差別，以下用A=4來模擬ROM尋址的相位序列的高4位。在不同時鐘頻率Fc（1）（2）（3）（4）（5）（6）（7）（8）（9）（10）（11）圖7仿真結果從圖7中可以看到，當輸出頻率和累加器位數N一定時，頻率控制字越小波形更加平滑，這是因為當N位一定時，ROM中的存儲的幅度值位2N個，累加器每次累加步長為K，因此一周期內ROM的采樣數據數為floor(2N/K)個（floor為Matlab求整函數，求向零靠近的整數），由此可見K越小，一周期門內采樣值越多，波形完整性越強，這結論跟實驗結果完全符合。再次我們可以看到當累加器低N-M位被截取后，波形的完整性進一步惡化，這是因為當K一定時，ROM實際被采樣到數據數為floor(N參數的影響研究為了分析相位累加器位數N對輸出波形的影響，我們分別取N=8、10、12作為一組比較系。以下為本次實驗結果。（M=4，K=63,Fc=16MHz(1)(2)(3)(4)(5)(6)(7)(8)圖8不同N下的DDS輸出由圖8（1），（5）可以看出，當N比較小時，輸出波形有由明顯的低頻分量，而且波形更接近于三角波，這是因為N=8時，一個周期內采樣數據數為2NK從頻譜的分析來看，相位階段前后的頻譜由明顯的雜散分量的加入，而且，隨N的減小而增多。綜上，在實際DDS設計中，相位累加器的位數N要盡可能的取大，以此降低幅度量化帶來的誤差。但N越大需要的ROM存儲空間越大，實際中很難實現。因此ROM壓縮技術和截斷誤差的降低技術是DDS設計中的關鍵問題所在。功率譜分析以下圖中（1）、（3）分別為N=10和N=12時的有量化誤差的信號功率譜圖。當N從10變到12時，則信號功率與量化噪聲總功率之比下降約12dB。這是因為當ROM采用D位二進制數保存正弦函數值時,量化誤差為:?其中,R〔x〕表示對x做最靠近x的取整運算。顯然,?Mn與S(n)有相同的序列周期2N/2N,K,因此幅度量化誤差在頻譜中沒有引入新的雜散成分,而是表現為均勻的噪聲基底。通常在一個周期內SNR由上式可見,量化位數D每增加一位,則SNR將提高6dB。（1）（2）（3）（4）圖9DDS雜散功率譜從圖9的（2），（4）中的頻域圖比較中可以看到，處理截斷后的誤差信號也成周期出現，對此在截斷誤差的表達式

?Sn=2π2NεPnsin2πnK2N中，已知εPn為周期λ=2附錄DDS實現及分析相位截斷前后的波形及頻譜的代碼：clearall;N=12;%累加器的位數；K=63;%fix((2^N)*;%頻率控制字，即累加的步長；M=6;%截取累加器的高10位；D=8;%8bitDACg=gcd(K,2^N);pe=2^N/(g);n=1:pe;pp=pe+1;%頻譜分析點數add_y=mod(n*K,2^N);%累加器的輸出表達式；error=mod(n*K,2^(N-M));rom_x=sin(2*pi*add_y/(2^N));rom_y=sin(2*pi*(add_y-error)/(2^N));Fs=16*10^6;%采樣頻率%此時的相位增量為2*pi*K/MTs=1/Fs;%采樣頻率t=(0:pe-1)*Ts;%t=(0:Nd-1)*Ts;%根據需要輸出的信號點數，取得時間plot(t,rom_x);xlabel('t/s');ylabel('A');title(['N=',num2str(N),',','截斷前的時域圖']);gridon;Fy=abs(fft(rom_x,4*pe));%對信號進行傅里葉變換len_Fy=length(Fy);%此處的數字角頻率f=(0:len_Fy)/len_Fy*Fs;%輸出信號的頻率，將數字頻率轉換成模擬頻率（W=2*pi*f/fs）count=floor(len_Fy/2);%頻譜顯示的點數figure%顯示多幅圖像plot(f(1:count),Fy(1:count));gridon;xlabel('f/Hz');ylabel('A');title(['N=',num2str(N),',','截斷前的頻域圖']);figureplot(t,rom_y);xlabel('t/s');ylabel('A');title(['N=',num2str(N),',','截斷后的時域圖']);gridon;Fy=abs(fft(rom_y,4*pe));%對信號進行傅里葉變換len_Fy=length(Fy);%此處的數字角頻率f=(0:len_Fy)/len_Fy*Fs;%輸出信號的頻率，將數字頻率轉換成模擬頻率（W=2*pi*f/fs）count=floor(len_Fy/2);%頻譜顯示的點數figure%顯示多幅圖像plot(f(1:count),Fy(1:count));gridon;xlabel('f/Hz');ylabel('A');title(['N=',num2str(N),',','截斷后的頻域圖']);2）分析相位截斷誤差和幅度量化誤差的功率譜的代碼clearall;N=10;%累加器的位數；K=63;%((2^N)*;%頻率控制字，即累加的步長；M=4;%截取累加器的高10位；D=8;%8bitDACg=gcd(K,2^N);pe=2^N/(g);n=1:pe;fc=16*10^6;pp=pe+1;%頻譜分析點數add_y=mod(n*K,2^N);%累加器的輸出表達式；error=mod(n*K,2^(N-M));rom_y=cos(2*pi*(add_y-error)/(2^N));%相位到幅度映射的輸出；pat=-1+1/(2^(D-1)):1/(2^(D-1)):1-1/(2^(D-1));%設定量化區間codebook=-1+1/(2^D):1/(2^(D-1