174LS04根據HD74LS04的（文件名rej03d0391_hd74ls04.pdf的第5頁）和SN74LS04的（文件名SN74LS04.pdf的第6頁，74LS04的電源電5.05%2274LS04低電平輸入電壓V高電平輸入電壓V低電平輸出電VIOL=8mA,VCC=4.75V,VIH=2V高電平輸出電VIOH=–400μA=-VCC=4.75V,VIL=0.8V0V。在輸出無負載時，撥動邏輯開關，實際測試2．74LS32（或門）274LS323YABLLLLHHHLHHHH3．74LS00（與非門）374LS004與非門的邏輯功能YABLLHLHHHLHHHL4．74HC86HC（CMOS）CMOS74HC86上有4個異或門。異或門的邏輯功能如表5所示，74HC86（異門）45YABLLLLHHHLHHHL474HC86，SN74HC8666SN74HC86低電平輸入電VVCC=4.5VCC=6.0高電平輸入電VVCC=4.5VCC=6.0低電平輸出電VIOL=VCC4.5V6V,VI=VIL或VIHIOL=4mA,VCC4.5V,VI=VIL或VIHIOL=VCC=6V,VIVIL或VIH高電平輸出電VIOH=VCC4.5V,VI=VIL或VIHIOH=–4mA,VCC4.5V,VI=VIL或VIHIOH–5.2mA,VCC=6V,VI=VIL或VIH0V。在輸出無負載時，撥動邏輯開關，實際測試SN74HC86輸出VOL0.01V，VOH5.45V。選擇輸入端B、A，其它輸入端和輸出端是獨立的。74HC153（數據選擇器、多574HC1537Y G××××××HLLL×××LLL×××HHLH××L×L××H×HHL×L××L×H××HHHL×××LH×××H6．設一位數據比較器的輸入為A、B，比較A>B，A=B，A<B，輸出三個比較結8AB00101011101001111101AGTB_LAAEQB_LABALTB_LAAEQB_LAEQB_LABABAAGTB_L、AEQB_L、ALTB_L2非門，2，17．3設輸入為A、B、C，當三個輸入有兩個或兩個以上同意時，輸出結果為同93FABC00000010010001111000101111011111FABBC由于實驗箱上沒有現成的與門以及三輸入的與非門，所以可將FFABBCACABBCACABBCACABBC4，1，1若采用中規模器件74HC153數據選擇器來實現F，可以減 的使用量。設B、AFABBCACBAB(AA)C(BB)BABACBACBACBABACBA1BACBACBA74HC1533、4、5、61、C、C、0非門、SN74HC86N（異或門、SN74HC153（數據選擇器、多路復用器）174LS04、74LS32、74LS00、74HC86、74HC1531．74LS041074LS04引腳（符號引腳（符號L2HL4HL6HL8HL10HL12H1174LS32號號LLLHHLHH1274LS00號號LLLHHLHH1374HC86號號LLLHHLHH5．74HC153上有兩個4選1數據選擇器，測試其中一個數據選擇器的14號7 （1C31C21（1G××××××HLL×××LL×××HLH××L×××H×HL×L×××H××HHL×××H×××6．設一位數據比較器的輸入為A、B，A>B，A=B，A<B，輸出三個比較結15一位數據比較器的AB000110117．3設輸入為A、B、C，當三個輸入有兩個或兩個以上同意時，輸出結果為同意，輸入、輸出的同意均為高電平有效。163FABC