引言

隨著特征尺寸越來越小，在當今的高級微芯片加工過程中，需要6層甚至更多的來做連接,各金屬之間的絕緣就顯得非常重要，所以在芯片制造過程中，淀積可靠的薄膜材料至關(guān)重要。

ULSI硅片上的多層金屬化Figure11.3鈍化層壓點金屬p+SiliconsubstrateViaILD-2ILD-3ILD-4ILD-5M-1M-2M-3M-4p-Epitaxiallayerp+ILD-6LIoxideSTIn-wellp-wellILD-1Polygaten+p+p+n+n+LImetal芯片中的金屬層Photo11.1

膜對臺階的覆蓋

如果淀積的膜在臺階上過渡的變薄，就容易導(dǎo)致高的膜應(yīng)力、電短路。應(yīng)力還可能導(dǎo)致襯底發(fā)生凸起或凹陷的變形。共形臺階覆蓋非共形臺階覆蓋均勻厚度—制造業(yè)—高的深寬比間隙

可以用深寬比來描述一個小間隙（如槽或孔），深寬比定義為間隙的深度和寬度的比值。深寬比=深度

寬度=21深寬比=500?250?500?D250?W制備薄膜的方法之一：

化學(xué)汽相淀積（CVD）(ChemicalVaporDeposition)通過氣態(tài)物質(zhì)的化學(xué)反應(yīng)在襯底上淀積一層薄膜材料的過程。產(chǎn)生化學(xué)變化反應(yīng)物必須以氣相的形式參加反應(yīng)膜中所有材料物質(zhì)都來源于外部的源CVD傳輸和反應(yīng)步驟

CVD的反應(yīng)速度取決于質(zhì)量傳輸和表面反應(yīng)兩個因素。速度限制在更低的反應(yīng)溫度和壓力下，反應(yīng)物到達硅片表面的速度將超過表面化學(xué)反應(yīng)的速度。在更低的反應(yīng)溫度和壓力下，由于只有更少的能量來驅(qū)動表面反應(yīng)，表面反應(yīng)速度會降低。最終反應(yīng)物達到硅片表面的速度將超過表面化學(xué)反應(yīng)的速度。在這種情況下。淀積速度是受化學(xué)反應(yīng)速度限制的，此時稱速度限制。

常壓化學(xué)汽相淀積(APCVD)質(zhì)量傳輸限制，相對簡單低壓化學(xué)汽相淀積(LPCVD)反應(yīng)速度限制，更好的膜性能等離子增強化學(xué)汽相淀積(PECVD)等離子體輔助CVD等離子體增強CVD（PECVD）高密度等離子體CVD（HDPCVD）CVD的種類各種類型CVD反應(yīng)器及其主要特點Table11.2LPCVD

為了獲得低壓，必須在中等真空度下（約0.1～5托），反應(yīng)溫度一般在300～900℃。LPCVD的反應(yīng)室通常是反應(yīng)速度限制的。在這種低壓條件下，反應(yīng)氣體的質(zhì)量傳輸不再限制反應(yīng)的速度。與APCVD相比，LPCVD系統(tǒng)有更低的成本、更高的產(chǎn)量及更好的膜性能。

LPCVD三溫區(qū)加熱部件釘式熱電偶(外部，控制)壓力表抽氣至真空泵氣體入口熱電偶(內(nèi)部)LPCVD淀積氧化硅壓力控制器三溫區(qū)加熱器加熱器TEOSN2O2真空泵氣流控制器LPCVD爐溫度控制器計算機終端工作接口爐溫控制器尾氣中等真空度下（約0.1～5托）反應(yīng)溫度一般在650-750℃載氣載氣氣態(tài)源液態(tài)源固態(tài)源前驅(qū)物氣體前驅(qū)物/源揮發(fā)

離子的形成F+9離子是質(zhì)子（＋）與電子（－）數(shù)不等地原子電子從主原子中分離出來.少一個電子的氟原子到原子失去一個電子時產(chǎn)生一個正離子F+9具有質(zhì)子（＋9）和電子（－9）數(shù)目相等地中性粒子是原子氟原子總共有7個價電子價層環(huán)最多能有8個電子價層電子（－）內(nèi)層電子（－）在原子核中的質(zhì)子（未顯示電子）CVD過程中使用等離子體的好處1. 更低的工藝溫度(250–450℃)；2. 對高的深寬比間隙有好的填充能力(用高密度等離子體)；3. 淀積的膜對硅片有優(yōu)良的黏附能力；4. 高的淀積速率；5. 少的針孔和空洞，因為有高的膜密度；6. 工藝溫度低，因而應(yīng)用范圍廣。

在等離子體輔助CVD中膜的形成PECVD反應(yīng)室連續(xù)膜8) 副產(chǎn)物去除1)反應(yīng)物進入反應(yīng)室襯底2)電場使反應(yīng)物分解3)薄膜初始物形成4)初始物吸附5) 初始物擴散到襯底中

6) 表面反應(yīng)7)副產(chǎn)物的解吸附作用排氣氣體傳送RF發(fā)生器副產(chǎn)物電極電極RF場化學(xué)氣相淀積的設(shè)備ChemicalVaporDeposition(CVD)TungstenOutputCassetteInputCassetteWaferHanderWafersWater-cooledShowerheadsMultistationSequentialDepositionChamberResistivelyHeatedPedestal硅片上外延生長硅SiSiClClHHSiSiSiSiSiSiSiSiSiSiSiClHClH化學(xué)反應(yīng)副產(chǎn)物淀積的硅外延層多晶硅襯底外延的主要優(yōu)點可根據(jù)需要方便地控制薄層單晶的電阻率、電導(dǎo)類型、厚度及雜質(zhì)分布等參數(shù)，增加了工藝設(shè)計和器件制造的靈活性。

硅氣相外延爐排氣排氣排氣RF加熱RF加熱氣體入口氣體入口臥式反應(yīng)爐桶式反應(yīng)爐立式反應(yīng)爐CVD二氧化硅：

可以作為金屬化時的介質(zhì)層，而且還可以作為離子注入或擴散的掩蔽膜等。低溫CVD氧化層：低于500℃中等溫度淀積：500～800℃高溫淀積：900℃左右薄膜摻雜PSG、BSG、BPSG、FSGTEOSSource多晶硅的化學(xué)汽相淀積：利用多晶硅替代金屬鋁作為MOS器件的柵極是MOS集成電路技術(shù)的重大突破之一。氮化硅的化學(xué)汽相淀積：中等溫度(780～820℃)的LPCVD或低溫(300℃)PECVD方法淀積。金屬的淀積ChemicalVaporDeposition(CVD)TungstenChemicalReactionsWF6+3H2

W+6HFProcessConditionsFlowRate:100to300sccmPressure:100mTorrTemperature:400degreesC.小結(jié)薄膜特性要求CVD反應(yīng)步驟和原理CVD分類APCVD、LPCVD、PECVDCVD淀積不同材料si、sio2、多晶硅、氮化硅、金屬CMOSn/p-wellFormationGrowThinOxideDepositNitrideDepositResistsiliconsubstrateUVExposureDevelopResistEtchNitriden-wellImplantRemoveResistsiliconsubstratep-welln-wellGrowGateOxideCMOSTransistorFabricationDepositPolySiPolySiImplantpolySipolySiDepositResistUVExposureDevelopResistEtchPolySiRemoveResistFoxsiliconsubstratep-welln-wellCMOSContacts&InterconnectsDepositBPTEOSBPTEOSBPSGReflowPlanarizationEtchbackDepositResistUVExposureDevelopResistContactEtchbackRemoveResistFoxpolySipolySin+n+p+p+siliconsubstratep-welln-wellCMOSContacts&InterconnectsDepostMetal1Metal1DepositResistUVExposureDevelopResistEtchMetal1RemoveResistFoxpolySipolySip+p+n+n+BPTEOSsiliconsubstratep-welln-wellCMOSContacts&InterconnectsDepositIMD1IMD1DepositSOGSOGPlanarizationEtchbackDepositResistUVExposureDevelopResistViaEtchRemoveResistFoxpolySipolySip+p+Metal1n+n+BPTEOSsiliconsubstratep-welln-wellCMOS