第十二章

GP32的其他功能模塊主要內容

CONFIG寄存器

時鐘發生模塊CGM與鎖相環PLL

中斷

復位與系統集成模塊

低功耗模式與看門狗功能

監控模塊MON《嵌入式應用技術基礎教程》課件12.1CONFIG寄存器（1）CONFIG2

CONFIG2寄存器只有低兩位有定義，CONFIG2的地址是：$001E，定義為：

《嵌入式應用技術基礎教程》課件數據位D7D6D5D4D3D2D1D0定義

OSCSTOPENBSCIBDSRC復位00000000D1—OSCSTOPENB位：振蕩器STOP模式下允許位。OSCSTOPENB=1，振蕩器在STOP模式下也正常工作。這一點對于時基模塊在STOP模式下產生周期性的喚醒非常有用。OSCSTOPENB=0，在STOP模式下禁止振蕩器工作。D0—SCIBDSRC位：SCI波特率時鐘源控制位。SCIBDSRC控制SCI的時鐘源。這個位的設置影響SCI操作的頻率。SCIBDSRC=1，SCI用內部總線時鐘，反之，SCI用外部振蕩器時鐘。

12.1CONFIG寄存器（2）CONFIG1

CONFIG1的地址是：$001F，定義為：《嵌入式應用技術基礎教程》課件數據位D7D6D5D4D3D2D1D0定義COPRSLVISTOPLVIPWRDLVIRSTDLIV50R3SSRECSTOPCOPD復位00000000D7—COPRS位：COP速度選擇位。COPRS選擇COP溢出的范圍。

D6—LVISTOP位：STOP模式下LVI允許位。

D5—LVIRSTD位：LVI復位禁止位。D4—LVIPWRD位：為LVI電源禁止位。

D3—LVI5OR3位：LVI的5V或者3V操作模式選擇位。

D2—SSREC位：快速STOP模式恢復選擇位。

D1—STOP位：STOP指令允許位。STOP位決定是否允許STOP指令。

D0—COPD位：COP禁止位。COPD位決定是否禁止COP模塊。返回12.1CONFIG寄存器（1）鎖相技術與頻率合成技術

③直接頻率合成技術：是將一個或幾個晶體振蕩器產生的頻率信號通過諧波發生器產生一系列頻率信號，然后再對這些頻率信號進行倍頻、分頻和混頻，最后得到大量的頻率信號。其優點是：頻率穩定度高，頻率轉換時間短（可達微秒量級），能做到很小的頻率間隔。缺點是：系統中要用到大量的混頻器、濾波器等，從而導致體積大，成本高，安裝調試復雜，故只用于頻率精度要求很高的場合。④間接頻率合成技術：是利用鎖相技術來產生大量的具有高穩定度和高精度的頻率源。由于間接頻率合成器的關鍵部件是鎖相環，故通常稱為鎖相環頻率合成器。由于鎖相環頻率合成器的主要部件都易于集成，一般只加一個分頻器和一個一階低通濾波器，故其具有體積小、重量輕、成本低、安裝和調試簡單等優點。鎖相環頻率合成器在性能上逐漸接近直接頻率合成器，所以它在電子技術中得到了日益廣泛的應用，并在應用中得到迅速發展。

12.2.1鎖相環PLL的基本概念《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL（2）鎖相環頻率合成器的基本原理鎖相環頻率合成器的原理框圖基準頻率源基準頻率源鑒相器低通濾波器壓控振蕩器反饋分頻器fr

ud

uo

fo

ff

12.2.1鎖相環PLL的基本概念《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL鎖相環頻率合成器的各個部件基準頻率源：基準頻率源提供一個穩定頻率源，其頻率為fr，一般用精度很高的石英晶體振蕩器產生，是鎖相環的輸入信號。簽相器：簽相器是一個誤差檢測元件。它將基準頻率源的輸出信號fr的相位與壓控振蕩器輸出信號fo的相位相比較，產生一個電壓輸出信號ud，其大小取決于兩個輸入信號的相位差。低通濾波器：低通濾波器的輸入信號是簽相器的輸出電壓信號ud，經過低通濾波器后ud的高頻分量被濾除，輸出控制電壓uo去控制壓控振蕩器。壓控振蕩器（VCO）：壓控振蕩器的輸出信號頻率fo與它的輸入控制電壓uo成一定比例，而分頻器將鎖相環的輸出信號fo反饋給簽相器，形成一個負反饋，從而使輸入信號和輸出信號之間的相位差保持恒定。反饋分頻器：分頻器為環路提供一種反饋機制，當分頻系數N=1時，鎖相環系統的輸出信號頻率fo等于輸入信號頻率fr：fo=fr

信號鎖定后有：fo=ff=fr

當分頻器的分頻系數N>1，有：fo=N·ff即ff=fo/N

環路鎖定后有：ff=fr

fo=N·ff=N·fr《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLLCGM內部結構晶體振蕩電路：晶體振蕩電路通過外接石英或陶瓷振蕩器產生穩定不變的時鐘信號CGMXCLK，CGMXCLK直接輸出給系統集成模塊SIM和AD轉換器。同時也輸出到時鐘選擇模塊。CGMXCLK經過緩沖后輸出到鎖相環頻率合成器，作為PLL信號源，這一路信號稱為CGMRCLK。

鎖相環頻率合成器：PLL電路通過壓控振蕩器（VCO）產生CGMVCLK信號，輸出到時鐘選擇電路。其頻率可通過軟件編程控制。圖中CGMXFC為接濾波電路的引腳。時鐘選擇電路：時鐘發生模塊的輸出信號CGMOUT有兩種來源：直接采用晶振電路產生的CGMXCLK信號二分頻，也可以采用壓控振蕩器（VCO）產生CGMVCLK信號二分頻，時鐘選擇電路可以通過軟件編程決定采用那種信號來源。《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL（2）CGM的I/O信號I/O信號

符號名稱基本含義外部硬件引腳信號VDDAVSSA

PLL電源、地

分別與系統的電源和地相接，在布線時VDDA應該加濾波電容，同時盡量靠近芯片。

OSC1

晶振輸入引腳

OSC1將引腳的輸入信號連至內部晶振電路的反向放大器。OSC2

晶振輸出引腳

OSC2引腳輸出經過反向的輸入信號。若采用外接信號源作為時鐘輸入，OSC2引腳可以懸空，也可以連接到其他MCU的OSC1輸入引腳。

CGMXFC

外部濾波電容引腳

CGMXFC為PLL電路環路濾波器所必需的，連接一個外接濾波網絡。為了減小干擾，提高系統電磁兼容性，在元件布局上，濾波網絡應該盡量靠近MCU，用最短的連線連接，同時遠離其他布線。來自SIMSIMOSCEN

振蕩器允許

來自系統集成模塊SIM，允許PLL和晶振電路

來自CONFIG2OSCSTOPENB

振蕩器停止模式允許位

OSCSTOPENB是CONFIG寄存器中和晶振相關的控制位。若置位，則晶振電路在STOP模式下可繼續工作；若復位（缺省情況），則晶振電路的行為受SIMOSCEN標志位控制，在STOP模式下將關閉晶振電路。

輸出CGMXCLK（給SIM、TIM、ADC）

晶體頻率輸出信號

CGMXCLK是晶振電路的輸出信號，頻率等于石英晶體的頻率。信號的精度和質量取決于外接晶體和外界因素，當然，在系統啟動階段，CGMXCLK是不穩定的

輸出CGMOUT（給SIM）

CGM的輸出

CGMOUT是時鐘發生模塊的輸出信號，信號送入SIM模塊，SIM模塊產生MCU的時鐘信號。CGMOUT占空比為50%，經過2分頻后產生總線時鐘，CGMOUT的來源可編程選定為晶振電路輸出CGMXCLK的二分頻或VCO電路的輸出CGMVCLK二分頻《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL（3）CGM的外部連接0.1μ+5V0.47μ0.01μ10KPLL濾波MC68HC908GP32引腳12345含義VDDAVSSACGMXCLKOSC2OSC1C1C2RS晶振電路RBX1在典型應用情況下，CGM模塊需要9個外接器件，其中晶振電路中需要5個，PLL電路需要2到4個。如右圖所示。有了這些連接，從硬件角度看，MCU就可以正常工作了。

晶振電路采用的元件有：晶體X1，電容C1，C2，反饋電阻RB，串行電阻RS。串行電阻RS，C1，C2的取值可參考晶振廠家給出的典型值，電容一般取10-36p，C1與C2值應該略有差異，以利于晶振電路起振。典型情況下，RS取330K，RB為10M。晶振采用32.768KHZ。

PLL電路采用的元件有：①跨接電容，用于穩定鎖相環電源引腳，一般取0.1uF左右。②濾波網絡，為芯片內部的鎖相環電路提供誤差電平，元件參數可參考上圖。注：如用戶不打算在應用中使用鎖相環電路部分，這一部分電路可以不接，讓CGMXFC引腳懸空。

《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL《嵌入式應用技術基礎教程》課件D4—BCS位：CGM基時鐘選擇位(BaseClockSelectBit)。該位為可讀寫，用于決定CGM模塊的輸出信號CGMOUT的輸入信號源。BCS=1，選擇PLL電路為時鐘源，CGMVCLK二分頻后驅動CGMOUT；BCS=0，選擇晶振為時鐘源，CGMXCLK二分頻后驅動CGMOUT。D3～D2—PRE1～PRE0：預分頻位(PrescalerProgramBits)。這兩位為可讀寫。設置預分頻器的分頻因子P，預分頻器的分頻因子P（由此得到預分頻系數NP=2P）與PRE1、PRE0關系如下:PRE1、PRE0=00P=0NP=1(20)=01P=1NP=2(21)=10P=2NP=4(22)=11P=3NP=8(23)

D1～D0—VPR1～VPR0：VCO的E選擇位(VCOPower-of-TwoRangeSelectBits)。這兩位為可讀寫。設置VCO模塊的參數E，控制參考頻率。E與VPR1、VPR0關系如下:VPR1、VPR0=00E=1(20)=01E=2(21)=10E=4(22)=11E=8(23)(不使用)

（1）PLL控制寄存器（PLLControlRegister－PCTL）12.2時鐘發生模塊CGM與鎖相環PLL

（2）PLL帶寬控制寄存器（PLLBandwidthControlRegister－PBWC）PCTL的地址：$0036，定義為：12.2.3CGM的編程基礎數據位D7D6D5D4D3D2D1D0定義AUTOLOCKACQ#－－－－保留復位00000000D7—AUTO位：自動帶寬控制位(AutomaticBandwidthControlBit)。該位可讀寫，用于選擇自動或手動帶寬模式。AUTO=1，自動方式；AUTO=0，手動方式。

D6—LOCK位：Lock指示位(LockIndicatorBit)。當AUTO位為1時（設為自動方式），LOCK為只讀位，且當VCO的時鐘CGMVCLK完成鎖定（工作在程序設定頻率）后置1，表示時鐘穩定。當AUTO位為0時（設為手動方式），LOCK始終讀出為0，無意義。

D5—ACQ#位：獲取模式位(AcquisitionModeBit)。=1，跟蹤模式;

=0，獲取模式。

《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL12.2.3CGM的編程基礎（3）PLL倍頻選擇寄存器（PLLMultiplierControlRegister－PMSH、PMSL）

PMSH、PMSL的地址分別為：$0038、$0039，設置分頻模塊的分頻系數。PMSH的高4位沒有定義，始終為0。PMSH的低4位與PMSL一起組成12位的分頻因子，記為MUL11～MUL0，它們決定了VCO電路的反饋模塊的分頻因子N的高4位。由于分頻因子N不能為0，即使設置為0，系統也會默認為1。復位時N=64(即：PMSH:PMSL=$0040)。注意：倍頻因子寄存器有內部的保護機制，當PLLON=1時，PMSH:PMSL不能被寫入。即對PMSH:PMSL的寫入操作應當在PLL電路關閉的情況下，PLL電路工作后不能改變PMSH:PMSL的值。

《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL12.2.3CGM的編程基礎（5）PLL參考分頻因子寄存器（PLLReferenceDividerSelectRegister－PRDS）PRDS的地址是：$003B，功能是設置參考分頻因子R。PRDS的高4位未定義，低4位為參考分頻因子R。該寄存器最低位缺省為1。《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL（1）PLL參數計算①選擇希望的總線頻率fBUSDES②計算希望得到的壓控振蕩器VCO頻率（是總線頻率的4倍）：fVCLKDES=4×fBUSDES③

選擇PLL參考時鐘頻率fRCLK及參考時鐘的分頻因子R。④計算壓控振蕩器VCO分頻因子：N=(R×fVCLKDES)/fRCLK，四舍五入取整。⑤

求預分頻器分頻因子P。⑥計算檢驗壓控振蕩器VCO的輸出頻率：fVCLK=(2P×N/R)/fRCLK，fBUS=fVCLK/4。12.2.4PLL參數計算與編程步驟《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL⑦

選擇壓控振蕩器VCO的E：若fVCLK<9.8304×106，E=0。若9.8304×106≤fVCLK<19.6608×106，E=1。若19.6608×106≤fVCLK<39.3216×106，E=2。⑧選擇壓控振蕩器VCO的L:L=fVCLK/(2E×fNOM)，四舍五入取整，其中fNOM=38400H⑨計算檢驗壓控振蕩器VCO的中心頻率fVRS。中心頻率是PLL模塊能夠達到的最大與最小頻率的中點:fVRS=（L×2E）×fNOM，|fVRS-fVCLK|≤(fNOM×2E)/2⑩

通過比較fVCLK、fVRS、fVCLKDES驗證P、R、N、E和L。fVCLK必須處于fVCLKDES的噪聲容限內，且fVRS必須盡量接近fVCLK。超過推薦的最大總線頻率或VCO頻率，可能損壞MCU。

（1）PLL參數計算《嵌入式應用技術基礎教程》課件12.2時鐘發生模塊CGM與鎖相環PLL（1）匯編語言

;[PLL編程]CLRPCTL;①禁止PLL：清零PLL控制寄存器PCTLMOV#$01,PCTL;②將P、E寫入PCTLMOV#$01,PMSH;③將N寫入PMSH、PMSLMOV#$2C,PMSLMOV#$80,PMRS;④將L寫入PMRSMOV#$01,PRDS;⑤將R寫入PRDSBSET5,PCTL;⑥置PCTL.PLLON=1，啟動PLL電路BSET7,PBWC;⑦PBWC自動帶寬控制位=1BSET4,PCTL;⑧PCTL.BCS=1

《嵌入式應用技術基礎教程》課件12.2.5初始化及PLL編程實例12.2時鐘發生模塊CGM與鎖相環PLL（2）08C語言

PCTL=0x00;//①禁止PLL：清零PLL控制寄存器PCTLPCTL=0x01;//②將P、E寫入PCTL,置VCO的參考頻率為2PMSH=0x01;//③將N寫入PMSH、PMSL,置VCO的倍頻因子為$12CPMSL=0x2C;PMRS=0b10000000;//④將L寫入PMRS,置VCO的輸出頻率范圍系//數為$80RDS=0x01;//⑤將R寫入PRDSPCTL|=1<<5;//⑥置PCTL.PLLON=1，啟動PLL電路PBWC|=1<<7;//⑦PBWC自動帶寬控制位=1,選擇自動控制方式PCTL|=1<<4;//⑧PCTL.BCS=1,選擇PLL電路為時鐘源

《嵌入式應用技術基礎教程》課件12.2.5初始化及PLL編程實例返回12.2時鐘發生模塊CGM與鎖相環PLL12.3中斷12.3.1

中斷源與中斷向量地址

（1）GP32單片機的中斷源

GP32單片機有25個中斷源，按優先級從高到低的順序分別是：復位中斷（1個）、SWI指令中斷（1個）、引腳中斷（1個）、CGM中斷（1個）、定時器1中斷（3個）、定時器2中斷（3個）、SPI中斷（4個）、SCI中斷（8個）、鍵盤輸入中斷（1個）、ADC轉換完成中斷（1個）和時基中斷（1個）。這里把復位也列為一個特殊的中斷，因為它也具有向量地址，后面對復位將有較詳細的表述。

25個中斷源只有18個中斷向量，有的是幾個中斷源使用同一個中斷向量，表12-3給出了MC68HC908GP32中斷源及中斷向量地址。

GP32內部使用3個中斷狀態寄存器：INT1（地址為$FE04）、INT2（地址為$FE05）和INT3（地址為$FE06）來保存中斷狀態，但一般編程時并不使用這些寄存器，因此此處不做介紹。

《嵌入式應用技術基礎教程》課件12.3中斷12.3.2IRQ＃引腳中斷《嵌入式應用技術基礎教程》課件

IRQ狀態寄存器INTSCR(IRQStatusandControlRegister)的地址是：$0013，定義為：數據位D7D6D5D4D3D2D1D0定義－－－－IROFACKIMASKMODE復位00000000D7～D4位：未定義。D3—IRQF位：IRQ中斷標志位。IRQF=1，已發生IRQ中斷，反之未發生IRQ中斷。該位只讀。D2—ACK位：IRQ中斷請求應答位。該位只寫，讀出總是0。D1—IMASK位：IRQ中斷屏蔽位。IMASK=1，禁止IRQ中斷；IMASK=0，允許IRQ中斷。D0—MODE位：IRQ邊沿/低電平觸發模式選擇位。MODE=1，IRQ#引腳負跳變及低電平中斷，MODE=0，IRQ#引腳僅負跳變中斷。

12.3中斷

斷點模塊（breakmodule，BRK）可以在設定的地址處產生一個中斷，該中斷稱為斷點中斷（Breakinterrupt），它使CPU中止當前程序的執行而進入斷點中斷服務程序。斷點中斷可由下述2種方式引起：①程序計數器PC值與斷點地址寄存器的內容相匹配時產生斷點中斷。②用軟件向斷點狀態與控制寄存器BRKSCR的BRKA位寫1時產生斷點中斷。當斷點中斷發生后，CPU在結束當前指令后，將一條SWI指令裝入內部指令寄存器作為下一條指令執行。這樣就如同發生一個軟件中斷，斷點中斷向量地址是$FFFC和$FFFD，與軟件中斷SWI指令產生的中斷是同一個中斷向量地址。實際上，即使是調試工具的開發也極少單獨使用SWI指令，而是設置斷點中斷產生SWI中斷，在中斷例程中，將當前MCU工作狀態發送給PC機。從編程角度，斷點模塊BRK涉及斷點狀態控制寄存器BRKSCR（BreakStatusandControlRegister）與16位斷點地址寄存器（BRKH、BRKL）。

12.3.3斷點模塊BRK與軟件中斷SWI

《嵌入式應用技術基礎教程》課件返回12.3中斷12.4復位與系統集成模塊《嵌入式應用技術基礎教程》課件12.4.1

復位

復位使MCU進入到開始狀態，從復位向量地址（$FFFE～$FFFF）取得即將開始執行程序的地址，由此地址開始執行。(1)從是否上電來看，分為上電復位與熱復位:上電復位是指原來芯片并未加電（處于所謂冷狀態），給芯片加電后，芯片復位。熱復位是指芯片本來就處于上電狀態，由于內部或外部原因引起的復位，復位后，MCU迅速停止當前正在執行的指令，有關寄存器恢復到復位狀態值，從地址$FFFE～$FFFF取出兩字節的復位向量送到程序計數器PC。

(2)從引起復位的信號來看，有外部復位與內部復位：外部復位是指邏輯低電平加到芯片的引腳一段時間后所產生的復位。IRQ#引腳也是內部復位的輸出端。內部復位是指芯片的內部復位源將芯片的引腳拉低32個CGMXCLK周期所產生的復位。

12.4復位與系統集成模塊時鐘生成器產生一個時鐘信號輸出到SIM來產生系統時鐘，這個時鐘信號可以來自外部振蕩器，也可以來自內部鎖相環電路，可分3種情況：①在用戶模式下，內部總線的頻率可以是晶體振蕩器的輸出（CGMXCLK）或鎖相環電路輸出（CGMVCLK）的4分頻；②當上電復位模塊或者低電壓禁止模塊產生復位信號時，CPU內部時鐘保持復位狀態直到經過4096個CGMCLK時鐘。在這期間，引腳被SIM設置為低。內部總線也在4096個CGMCLK時鐘之后開始工作；③在WAIT模式下，CPU時鐘并不工作，SIM為其他模塊提供時鐘。

《嵌入式應用技術基礎教程》課件

2）SIM和時鐘生成器為CPU提供各種時鐘信號。12.4復位與系統集成模塊（2）SIM復位狀態寄存器（SIMResetStatusRegister－SRSR）12.4.2

系統集成模塊SIMSRSR的地址是：$FE01，定義為：

數據位D7D6D5D4D3D2D1D0定義PORPINCOP