—關于存儲器的組織目的:用不同容量和不同數量的存儲器芯片構成一個存儲器系統,實現與CPU的連接。涉及內容:

存儲器的邏輯設計

動態存儲器的刷新4.3主存儲器組織應解決的問題:

芯片的選用

地址分配片選邏輯信號線的連接多大容量,位數,多少片等將CPU提供的全部地址空間的哪些地址空間分配給所設計的存儲器,怎樣分配,電路中如何體現如何產生芯片所需片選信號所有信號線如何連接線路連接的原理框圖:CPU存儲芯片2存儲芯片1存儲芯片

n....地址總線數據總線控制總線地址譯碼電路(產生片選信號)地址....存儲器尋址邏輯2.地址分配與片選邏輯芯片內的尋址系統芯片外的地址分配與片選邏輯為芯片分配哪幾位地址,以便尋找片內的存儲單元.由哪幾位地址形成芯片選擇邏輯,以便尋找芯片.存儲空間分配:本例假設:4KB存儲器在16位地址空間(64KB)中占據任意連續區間。即本4KB占據64KB的哪4K空間?A15…A12A11A10

A9·····A0任意值片選

芯片地址

低位地址分配給芯片,高位地址形成片選邏輯。64KB1K41K41K41K41K41K41K41K44KB11

0······

·011

1······

·110

1······

·110

0······

·001

1······

·101

0······

·000

0······

·000

1······

·1×000-×3FF×400-×7FF×800-×BFF×C00-×FFF(需要12位地址A11~A0,每塊芯片需要10位地址A9~A0)1KA9～A0CS0A11A101KA9～A0CS3A11A101KA9～A0CS1A11A101KA9～A0CS2A11A10低位地址分配給芯片,高位地址形成片選邏輯。芯片芯片地址片選信號片選邏輯即每一組的連接詳圖(如0組):

2114(1K4)

2114(1K4)D7D6D5D4D3D2D1D0D3D2D1D0D7D6D5D4R/WWE地址總線A9~A0A11A10CS0CSCS+A11A10某半導體存儲器,按字節編址。其中,0000H~07FFH為ROM區,選用EPROM芯片(2KB/片);0800H

~

13FFH為RAM區,選用RAM芯片(2KB/片和1KB/片)。地址總線A15~A0。給出地址分配和片選邏輯。例2.1.計算容量和芯片數ROM區:2KBRAM區:3KB存儲空間分配:2.地址分配與片選邏輯先安排大容量芯片(放地址低端),再安排小容量芯片。便于擬定片選邏輯。共3片(5K)(0000H~13FFH)A15A14A13A12A11A10A9…A05KB需13位地址尋址:A12

~

A000000

0……0000001……10000H07FFH000011……1000010……00800H0FFFH0001001…..10001000….01000H13FFH64KB1K

2K(ROM)

2K

(RAM)(RAM)即:對2K的ROM,有A12A11

=

00對2K的RAM,有A12A11

=

01對1K的RAM,有A12A11A10=

100CPU地址總線

2KRAM

2KROM

1KRAM數據總線D7~D0D7~D0D7~D0A12

A11

CSCSCSR/WA10~A0A10~A0A9~A0A11A12A10A11A12CPU2KROM2KRAM1KRAM數據總線D7~D0A0A10.........—關于全譯碼、部分譯碼和線譯碼例1:用2114(1K4)SRAM芯片組成2K8的存儲器。地址總線A15~A0,雙向數據總線D7~D0。

所需芯片數量:4片

分配地址范圍:1000H

～

17FFHA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A00001000

0

0

00000000001011

1

1

111111110位地址直接與芯片相連A10如何使用？將整個2K8的地址范圍1000H~17FFH分給兩個組,即兩個1K8:1000H～13FFH1400H～17FFHA15A14A13A12A11

A10A9A8A7A6A5A4A3A2A1A00001

00

0

0

0

0

00

00

000001

0011

1

1

11

11

110001

01

00

0

0

00

00000001

01

11

1

1

11

1111低10位地址直接與芯片相連第一組第二組第一組第二組方式之一:A9～A0A9～A01K4RAM1K4RAM1K4RAM1K4RAMD3～D0D7～D4D3～D0D7～D4CS1CS2A15～A10=000100譯碼A15～A10=000101

譯碼將除了與芯片連接的地址以外的所有高位地址用于譯碼產生片選信號,稱為全譯碼方式。方式之二:A9～A0A9～A01K4RAM1K4RAM1K4RAM1K4RAMD3～D0D7～D4D3～D0D7～D4CS1CS2A11A10=00譯碼A11A10=01

譯碼將除了與芯片連接的地址以外的部分高位地址用于譯碼產生片選信號,稱為部分譯碼方式。三種譯碼方式的應用場合:三種譯碼方式的優缺點:—全譯碼方式的譯碼電路更為復雜,部分譯碼和線譯碼相對簡單。—部分譯碼和線譯碼時,存儲器擴展比較困難。例:

所設計的存儲器達到CPU提供的全部存儲空間時,必須用全譯碼,且任何時候都可以使用全譯碼方式。所設計的存儲器未達到CPU提供的全部存儲空間時,可以用部分譯碼或線譯碼。可采用全譯碼與部分譯碼相結合的方式,即部分芯片用全譯碼,另一些芯片采用部分譯碼。上例中：若采用線譯碼方式,用地址線A10的“0”和“1”來區分兩組芯片,當需要擴展存儲芯片時,為新擴展芯片分配任何地址都將與已有的存儲空間的地址A10重疊,因此必須修改原有地址譯碼電路。如再用1K4芯片擴展一組2KB存儲器,分配地址空間1800H~1FFFH(即1800H~1BFFH和1C00H~1FFFH):0001

10

0

0

0

0

00

00

000001

1

011

1

1

11

11

11A15A14A13A12A11

A10A9A8A7A6A5A4A3A2A1A00001

1

1

0

0

0

0

00

00

000001

1

1

11

1

1

11

11

11與采用線譯碼重疊如果采用部分譯碼,擴展的存儲空間的地址分配會受到一定限制。按前面的例子,新擴展的地址的A11

A10不能為00和01。如果采用全譯碼,則沒有上述問題。任何時候都可以使用全譯碼。如再用1K4芯片擴展一組2KB存儲器,分配地址空間2000H~27FFH:0010

00

0

0

0

0

00

00

000010

0

111

1

1

11

11

11A15A14A13A12A11

A10A9A8A7A6A5A4A3A2A1A0與采用部分譯碼重疊A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0001000

000000000

0001000

111111111

1001001

000000000

0001001

111111111

1001010

000000000

0001010

111111111

1001011

000000000

0001011

111111111

1001100

000000000

0001100

111111111

1001101

000000000

0001101

111111111

1

用于連接芯片的地址線為A9

~A0

A10以上地址線用于譯碼產生片選信號

任何一個區域的A15

A14

A13=001

A12

A11A10體現不同區域的地址上的區別000001010011100101第一區第二區第三區第四區第五區第六區

采用的譯碼方式—全譯碼方式

3-8譯碼器EN1A15A14A13Y0Y1Y2Y3Y4Y5Y6Y7EN2EN3

芯片1

芯片2

芯片4

芯片3

芯片6

芯片5CS1CS2CS3CS4CS5CS6

3-8譯碼器A12A11A10EN1/2+5VY0Y1Y2Y3Y4Y5EN3001M/IO例4:用兩片8KB的SRAM芯片組成16KB的存儲器。地址總線A15~A0,數據總線D7~D0。

采用的地址分配:0000H~1FFFH和2000H~3FFFH00000000000000000001111111111111A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0第一片第二片00100000000000000011111111111111第一片和第二片的地址的高三位A15A14A13分別為000和001,體現區別的位是A13可以采用線譯碼方式:A12~A08KB

8KBD7～D0CS1CS2A13=0A13=1A12~A0D7～D0R/WR/W地址總線數據總線—假設再擴展兩片8KB的容量作以下地址分配:4000H~5FFFH和6000H~7FFFH01000000000000000101111111111111A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0第三片第四片01100000000000000111111111111111連同已有的第一片和第二片,地址分配情況是:00000000000000000001111111111111A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A0第一片第二片001000000000000000111111111111110000H~1FFFH和2000H~3FFFH4000H~5FFFH和6000H~7FFFH01000000000000000101111111111111第三片第四片01100000000000000111111111111111只有兩片芯片時,A13=0選中第一片,增加兩片后,第三片的A13也等于0,

同樣A13=1選中第二片,但第四片的A13也等于1。因此,僅用A13不能區分對不同芯片的訪問,可以采用部分譯碼方式。

第一片:A14A13=00第二片:A14A13=01第三片:A14A13=10第四片:A14A13=11有以下邏輯電路:

采用部分譯碼方式數據總線A12~A08KB

8KBD7~D0CS1CS2A12~A0D7~D0R/W地址總線

8KBCS3

8KBCS4D7~D0A14A132:4譯碼器A14A13=00=01=10=11—假設在上述四片的基礎上,再擴展兩片8KB的容量作以下地址分配:8000H~9FFFH和A000H~BFFFH連同已有的四片芯片,地址分配情況是:0000H~1FFFH和2000H~3FFFH4000H~5FFFH和6000H~7FFFH8000H~9FFFH和A000H~BFFFHA15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A000000000000000000001111111111111001000000000000000111111111111110100000000000000010111111111111101100000000000000111111111111111第一片第二片第三片第四片10000000000000001001111111111111第五片10100000000000001011111111111111第六片只有四片芯片時,A14A13=00選中第一片,但又增加兩片后,第五片的A14A13也等于0,

同樣A14A13=01選中第二片,但第六片的A14A13也等于01。因此,僅用A14A13不能區分對不同芯片的訪問,需采用全譯碼方式。

第一片:A15A14A13=000第二片:A15A14A13=001第三片:A15A14A13=010第四片:A15A14A13=011有以下邏輯電路:第五片:A15A14A13=100第六片:A15A14A13=101

采用全譯碼方式數據總線A12~A0D7~D0CS1A12~A0D7~D08KB(1)R/W地址總線D7~D0A15A14A13=000=011=001=0108KB(2)8KB(3)8KB(4)8KB(6)A12~A0A12~A0D7~D03:8譯碼器CS3CS2CS4...........CS6=101結論:(1)采用線譯碼和部分譯碼方式,譯碼線路簡單,但是可擴展性差;(2)采用哪一種譯碼方式取決于所設計的存儲系統的容量;(3)任何容量的存儲器系統都可以采用全譯碼方式,可擴展性好。例:僅有兩片8KB的芯片時,采用全譯碼方式:A12~A08KB

8KBD7～D0CS1CS2A12~A0D7～D0R/WR/W地址總線數據總線3:8譯碼器A15A14

A13A15A14A13=000A15A14A13=001例5.用16K8芯片1片、8K8芯片3片、4K8芯片4片、2K8芯片3片、1K8芯片1片,構成一個63K8的存儲器,地址總線16條。存儲芯片總數:12片地址空間分配:4K8:

(4片)

5000H

~

5FFFH4000H

~

4FFFH3000H

~

3FFFH2000H

~

2FFFH8K8:(3片)

A000H~BFFFH8000H~9FFFH6000H~7FFFH16K8:(1片)C000H

~

FFFFH2K8:(3片)

1800H

~

1FFFH1000H

~

17FFH0800H

~

0FFFH1K8:

(1片)

0400H

~

07FFH空閑區:

0000H

~

03FFH寫出地址分配的二進制代碼:A15A14A13A12A11A10A9A8A7A6A5A4A3A2A1A016K8K101

0000000000000101

111111111111

1100

0000000000000100

111111111111

111

0000000000000011

1111111111111

1011

0000000000000011

111111111111

100011

0000000000000011

1111111111

14K0101

0000000000000101

11111111111

10100

0000000000000100

11111111111

10011

0000000000000011

11111111111

10010

0000000000000010

11111111111

12K00010

0000000000000010

1111111111

100001

0000000000000001

1111111111

1000001

0000000000000001

111111111

11K由以上地址分配,設計出以下存儲器譯碼電路:作16K8的片選CSA13作8K8

①的片選CS作8K8

③的片選CSA13