半導體集成電路南京理工大學電光學院第六章CMOS基本邏輯電路CMOS邏輯門電路CMOS反相器CMOS門電路CMOS組合邏輯電路CMOS傳輸門電路CMOS觸發器CMOS多米諾邏輯CMOS施密特觸發器2/5/2023由PMOS和NMOS所組成的互補型電路叫做CMOSC：complementaryVinVout已成為目前數字集成電路的主流CMOS反相器0110OUTPUTINPUTIC版圖對應于線路PolysiliconInOutVDDGNDPMOS2lMetal1NMOSContactsNWell反相器制造工藝和電路符號做在同一基片上，其間自然隔離，無需專門的隔離措施。首先在N型硅襯底上擴散P阱，在P阱內再擴散兩個N型區，形成NMOS管。而PMOS管則可直接做在N型硅襯底上。比雙極型電路制造工藝簡單、工序少。由于節省了隔離槽占用的面積，還可大大提高電路集成度。電路符號2/5/2023

CMOS反相器工作原理VinVout當輸入電壓Vin為高電平時，PMOS截止，NMOS導通，Vout=0當輸入電壓Vin為低電平時，PMOS導通，NMOS截止，Vout=VDDVOL=0VOH=VDD在輸入為0或1（VDD)時，兩個MOS管中總是一個截止一個導通，因此沒有從VDD到VSS的直流通路，也沒有電流流入柵極，因此其靜態電流和功耗幾乎為0。這是CMOS電路低功耗的主要原因。CMOS電路的最大特點之一是低功耗。此外輸入阻抗極高，扇出系數可以很大。CMOS反相器的傳輸特性VDS=VoutVinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=VinNMOSVin<Vtn截止▉Vin-Vtn<Vout飽和▉

▉Vin-Vtn>Vout非飽和▉

▉PMOS(VDD-Vin)<-Vtp截止

▉

(VDD-Vin)+Vtp>VDD-Vout非飽和

▉▉(VDD-Vin)+Vtp<VDD-Vout

飽和

▉

▉VinVout0VDDVDD(A)(B)(C)(D)(E)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VtnVDD＋VtpVin<Vout＋VtpVDD+Vtp>Vin>Vout＋VtpVin>Vout＋VtnVtn<Vin<Vout＋VtnA區，N管截止，P管處于線性區，輸出電壓為VDD。B區，P管處于線性區，相當于一個電阻，N管飽和，相當于一個電流源。C區，P管和N管均飽和，可以解出Vi=VDD/2D區，P管飽和，N管處于線性區，E區，P管截止，N管處于線性區，輸出電壓Vo=0。CMOS反相器的噪聲容限VOHVOLVout=VinVinVoutVILVIHVM2/5/20231.VIL的計算VILVIHVIN=VILVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin對Vin求導，得令，且Vin=VIL,得由（1）（2）式聯立可求得VIL(2)RTNRDDTPoutILkVkVVVV++-+=12N管工作在飽和區,P管工作在線性區(1)2/5/20232.VIH的計算VILVIHVIN=VIHVinVout0VDDVDD(1)(2)(3)(4)(5)N截止P非飽和N飽和P非飽和N非飽和P飽和N非飽和P截止VinVout-VGS=VDD-Vin-VDS=VDD-VoutVGS=Vin對Vin求導，得令，且Vin=VIH,得由（1）（2）式聯立可求得VIHN管工作在線性區,P管工作在飽和區（1）RTNoutRTPDDIHkVVkVVV++++=1)2(（2）2/5/2023CMOS反相器的瞬態特性瞬態特性決定了電路的開關時間和工作速度2/5/2023延遲時間tpd(傳播時間）

2.上升時間tr3.下降時間tf在設計時主要考慮速度和驅動能力。CMOS反相器的速度和MOS晶體管的寬長比(W/L)成正比，寬長比越大，速度越快，驅動能力越強。上升時間由P管尺寸決定：下降時間由N管尺寸決定：由于電子和空穴遷移率不同，如果希望上升時間和下降時間近似相等，需要PMOS的寬長比是NMOS的2-3倍。特點：⒈CMOS反相器的靜態功耗非常小。原因：由于CMOS反相器處于穩態時，無論是輸出高電平還是輸出低電平，其工作管和負載管必有一個截止而另一個導通，因此電源向反相器提供的僅為納安級的漏電流，所以CMOS反相器的靜態功耗非常小。特點：⒉CMOS反相器輸出電壓的上升時間和下降時間都比較小，電路的工作速度大為提高。原因：由于CMOS反相器的工作管和負載管不同時導通，因此其輸出電壓不取決于兩管的導通電阻之比。這樣，通常可使PMOS負載管和NMOS工作管的導通電阻都較小。所以，CMOS反相器輸出電壓的上升時間和下降時間都比較小，電路的工作速度大為提高。CMOS邏輯門電路CMOS反相器CMOS門電路CMOS組合邏輯電路CMOS傳輸門電路CMOS觸發器CMOS多米諾邏輯CMOS施密特觸發器CMOS與非門CABC=A·BABC001011101110pACnpBnCMOS與非門動作原理-1A=0B=0C=1VDDIVDDC=1pACnpBnCMOS與非門動作原理-2A=0B=1C=1VDDIVDDC=1pACnpBnCMOS與非門動作原理-3A=1B=0C=1VDDIVDDC=1pACnpBnCMOS與非門動作原理-4A=1B=1C=0VDDGNDC=0IpACnpBnVDDC=1A=0B=0VDDC=1A=0B=1VDDC=1A=1B=0VDDC=0A=1B=1IIIICABC=A·BCMOS與門CABC=A·BABC000010100111pAnpBnCCMOS或非門CABC=A+BABC001010100110nACpnBp或非門動作原理-1A=0B=0C=1VDDIVDDC=1nACpnBp或非門動作原理-2A=0B=1C=0VDDIGNDC=0nACpnBp或非門動作原理-3A=1B=0C=0VDDIGNDC=0nACpnBp或非門動作原理-4A=1B=1C=0VDDIGNDC=0InACpnBpVDDC=1A=0B=0VDDC=0A=0B=1VDDC=0A=1B=0VDDC=0A=1B=1IIIICABC=A+BICMOS或門CABC=A+BABC000011101111nApnBpCCMOS等值門CMOS異或門CMOS邏輯門電路CMOS反相器CMOS門電路CMOS組合邏輯電路CMOS傳輸門電路CMOS觸發器CMOS多米諾邏輯CMOS施密特觸發器組合邏輯的概念數字電路通常由若干子系統構成，這些子系統可分為組合邏輯電路和時序邏輯電路。組合邏輯電路特點：僅由門電路組成，電路中無記憶元件，輸入輸出間無反饋。CMOS組合邏輯從CMOS反相器開始，按照一組簡單的規則通過串聯和并聯的晶體管組合，再加以綜合構成的邏輯電路。雖然單一極性的器件設計（如全為NMOSFET）足以產生所需的邏輯功能，但CMOS互補結構卻可保證低功耗特性。互補結構的重要特征：當PMOS陣列導通時，NMOS陣列則阻斷；反之亦然。每個輸入端必須接在一對NMOSFET和PMOSFET上。構成組合邏輯的PMOS電路組（也稱上拉網絡）和NMOS電路組（也稱下拉網絡）彼此必須是互補關系。CMOS組合邏輯的實現NMOSFET串聯實現“與”操作NMOSFET并聯實現“或”操作NMOS支路并聯實現各支路“或”操作邏輯函數相串聯實現函數“與”操作輸出為NMOS陣列邏輯的補PMOS為NMOS電路的對偶電路。pACnpBnnACpnBp閾值損失在N管柵極加VDD,在漏極加VDD，那么源級的輸出電壓范圍為0到VDD-VTH，因為N管的導通條件是VGS>VTH，當輸出到達VDD-VTH時管子已經關斷了。所以當柵壓為VDD時，源級的最高輸出電壓只能為VDD-VTH。這叫閾值損失。N管的輸出要比柵壓損失一個閾值電壓。因此不宜用N管傳輸高電平。P管的輸出也會比柵壓損失一個閾值。同理柵壓為0時，P管源級的輸出電壓范圍為VDD到｜VTH｜。因此不宜用P管傳遞低電平。例：實現基