數字電子

與邏輯設計

計算機科學與技術系

陳舵第2章邏輯門電路第2章邏輯門電路2.1晶體管的開關特性2.2晶體三極管反相器2.3TTL集成邏輯門2.4ECL邏輯門(自學)2.5I2L邏輯門電路(自學)2.6CMOS邏輯門2.7邏輯電平及邏輯電平轉換本章內容簡介：門：具有開關作用。門電路：具有控制信號通過或不通過能力的電路。分為兩大類：

雙極型晶體管集成邏輯門電路

單極型MOS管集成邏輯門電路4二極管----晶體三極管邏輯門（DTL）集晶體三極管----晶體三極管邏輯門（TTL）成雙極型射極耦合邏輯門（ECL）邏集成注入邏輯門電路（）輯N溝道MOS門(NMOS)門單極型(MOS型)P溝道MOS門(PMOS)互補MOS門(CMOS)集成門電路按開關元件分類集成：把晶體管、電阻、和導線等封裝在一個芯片上。52.1晶體管的開關特性2.1.1二極管的開關特性2.1.2三極管的開關特性62.2.1二極管的開關特性一個理想開關具有這樣的特性：①閉合時，開關兩端的電壓總為0，開關兩端點間呈現的電阻也為0；②斷開時，流過開關的電流總為0，開關兩端點間的電阻為無窮大；③開關的接通或斷開動作轉換可以在瞬間完成。72.2.1二極管的開關特性①從VI負跳變至反向電流降到0.9I0所需的時間成為反向恢復時間:

toff=ts+tf(存儲時間+下降時間)是影響二極管開關速度的主要原因，是二極管開關特性的重要參數。IF：正向電流IR：反向電流I0：反向漏電流②從VI正向跳變到二極管正向導通稱開通時間ton時間，一般忽略。影響二極管開關速度的主要因素是反向恢復時間82.1.2雙極型晶體三極管的開關特性以NPN單管共射電路為例，分析三極管的工作狀態。9基本工作狀態分析截止飽和放大Vbe Vbc反偏

反偏，IB＝IC

＝0，開關斷開。正偏

反偏，IC＝βIB，線性放大。正偏

正偏，IB>IBS，開關閉合。倒置反偏

正偏，IE

＝βFIB，與放大相反S越大，飽和越深；反之飽和淺VBC＝0(V)時，T處于臨界飽和臨界飽和：飽和深度：臨界飽和電流是由外電路（Rc）決定的，

Rc不同，臨界飽和電流是不一樣的。10①延遲時間td：從VI正跳變開始，至集電結電流Ic上升到0.1Ics所需要的時間。

②上升時間tr：Ic從0.1Ics上升到0.9Ics所需要的時間。

③開通時間ton：ton=td+tr。

當VI從－V跳變＋V時，晶體管不能立即飽和11④存儲時間ts：從VI負跳變開始，至集電結電流Ic下降到0.9Ics所需要的時間。

⑤下降時間tf：Ic從0.9Ics下降到0.1Ics所需要的時間。

⑥關斷時間toff：toff=ts+tf。

當VI從+V跳變-V時，晶體管不能立即截止122.2.1二極管的開關特性在上述td、tr、ts和tf這四個時間參數中，ts是影響工作速度的主要因素，并且飽和越深,ts越大。深度飽和雖然可以提高反相器的帶負載能力，但降低工作速度，設計時應綜合考慮。13第2章邏輯門電路2.1晶體管的開關特性2.2晶體三極管反相器2.3TTL集成邏輯門2.6CMOS邏輯門2.7邏輯電平及邏輯電平轉換2.2晶體三極管反相器2.2.1反相器的工作原理2.2.2反相器的負載能力152.2.1反相器的工作原理鉗位二極管加速電容161.晶體管截止(1)輸入為低電平，假設晶體管截止，所以假設成立。晶體管可靠截止。則：

(2)由于鉗位電路的作用，電路輸出高電平為172.晶體管飽和輸入高電平VI=3V時，若晶體管的基極電流滿足IB>IBS，則晶體管飽和導通。IBS為基極臨界飽和電流。設晶體管飽和，飽和時VBES=0.7V,則182.晶體管飽和由于：所以，假設成立，晶體管工作于飽和狀態，輸出低電平，飽和深度為：

所以：19結論輸入為低電平0V時，晶體管截止，輸出高電平3.7V；輸入為高電平3V時，晶體管深飽和，輸出低電平，近似為0.1V電路完成反相器功能。202.2晶體三極管反相器2.2.1反相器的工作原理2.2.2反相器的負載能力212.2.2反相器的負載能力221.灌電流負載負載(1)輸出為低電平23(1)輸出為低電平(灌電流)此時，VT飽和，低電平為0V,鉗位二極管VD截止。即允許灌入的最大負載電流為：24(2)輸出為高電平(灌電流)25(2)輸出為高電平(灌電流)此時晶體管VT截止，晶體管Ic≈0。鉗位二極管VD導通，VD=0.7V，輸出為高電平，約為3.7V。由于負載RL的一端接電源，所以，無論RL是什么取值，都不會使輸出高電平變低。因此，輸出高電平時對ILI一般沒有要求。只是注意不要使鉗位二極管VD的電流過大而損壞即可。26灌電流負載總結由以上分析可知，計算灌電流負載能力，主要考慮輸出為低電平的狀態。要提高反相器帶灌電流負載能力，關鍵在于加大晶體管的飽和深度(增加IB，增大RC，減小IRC)，飽和越深，帶負載能力越強。但飽和越深，工作速度越慢。272.拉電流負載(1)輸出為低電平28(1)輸出為低電平(拉電流)此時晶體管VT飽和，輸出低電平在0V左右，負載RL兩端的電壓近似為0V。RL的變化不會使反相器輸出為低電平時的邏輯關系發生變化(不會使低電平升高)，所以帶有拉電流負載的反相器在輸出低電平時對負載電流ILO的大小沒有要求。29(2)輸出為高電平(拉電流)晶體管VT截止，晶體管集電極電流IC≈0，VD導通VD=0.7V，輸出高電平，約為3.7V。30(2)輸出為高電平(拉電流)晶體管VT截止，晶體管集電極電流IC≈0，VD導通VD=0.7V，輸出高電平，約為3.7V。代入具體數據：31拉電流負載總結由以上分析可知，計算灌電流負載能力，主要考慮輸出為高電平的狀態。要提高反相器帶拉電流負載能力，關鍵在于減小RC，提高IRC。32討論拉電流負載（輸出為高電平）時：灌電流負載（輸出為低電平）時：即：即：33例題34第1章數字技術基礎2.1晶體管的開關特性2.2晶體三極管反相器2.3TTL集成邏輯門2.4ECL邏輯門(自學)2.5I2邏輯門電路(自學)2.6CMOS邏輯門2.7邏輯電平及邏輯電平轉換簡介通用邏輯門：TTL、CMOS。TTL分為54系列(工品)和74系列(民品)，二者主要差別為:54、74系列的工作溫度范圍分別為-55～+125℃和0～70℃；供電電源電壓范圍分別為5V(±10%)，和5V(士5%)74系列分細分為標準、高速、肖特基、低功耗肖特基、先進肖特基、先進低功耗肖特基和快速TTL等子類型。362.3TTL集成邏輯門2.3.1標準TTL與非門的電路結構2.3.2TTL與非門的特性及參數2.3.3或非、與或非及異或門2.3.4集電極開路門電路(OC門)2.3.5三態門2.3.6TTL改進系列門電路簡介2.3.7TTL的選用及應注意的問題371.電路結構38輸入級中間級輸出級保護二極管輸入級由多發射極晶體管VT1和電組R1組成，它實現了輸入變量A、B的與運算。39輸入級中間級輸出級中間級:VT2和R2、R3組成一個電壓分相器，它在VT2的發射極與集電極上分別得到兩個相位相反的電壓，以驅動輸出級VT3、D4和VT4輪流導通。40輸入級中間級輸出級輸出級：VT3、VD3、VT4和R4構成的輸出級，常稱為推挽式(push-pull)電路或圖騰柱(totem-pole)輸出電路，這種結構的輸出電路負載能力較強。中間級和輸出級共同實現“非”運算功能。

由于此結構畫出的電路圖有點兒象印第安人的圖騰柱，所以叫圖騰柱式輸出41VT1處于倒置放大狀態使得VT2和VT4飽和，VT3、VD3截止，所以：3.6V(1)輸入全部為高電平

3.6V2.1VIB1IE1IB2VC2=1V1.4V0.3V42VT1：倒置VT2和VT4：飽和3.6V(1)輸入全部為高電平總結

2.1V0.3V3.6VVT3：截止倒置飽和飽和截止1.4V43(2)輸入至少有一個為低電平（0.3V）

0.3VVT1的BE結正向導通，VT1的基極電位約為VB1=0.3+0.7=1V,電源提供足夠的IB1使VT1飽和，但1V的電位不足以讓VT2和VT4導通(至少需要2.1V)，所以VT2、VT4截，那么，電源經R2驅動VT3和VD4，使之處于導通狀態。1V1VIB1IB1飽和截止截止導通飽和截止導通44(2)輸入至少有一個為低電平（0.3V）

0.3VVT1飽和，使VT2

和VT4截止,此時，輸出為高電平：1V0.4V5V3.6V飽和截止截止放大VT3放大45工作原理小結:1.輸入全為高電平(3.6V)

VF=0.3VVT1倒置VT2飽和VT3截止VT4飽和3.邏輯功能2.輸入有低電平(0.3V)

VF=3.6VVT1飽和VT2截止VT3放大VT4截止VF=0.3VVF=3.6V462.3TTL集成邏輯門2.3.1標準TTL與非門的電路結構2.3.2TTL與非門的特性及參數2.3.3或非、與或非及異或門2.3.4集電極開路門電路(OC門)2.3.5三態門2.3.6TTL改進系列門電路簡介2.3.7TTL的選用及應注意的問題472.3.2TTL與非門的特性及參數1.電壓傳輸特性及相關參數2.靜態輸入特性3.輸入負載特性4.扇出系數5.平均傳輸延遲時間48ViVo&VVVCC輸出電壓VO隨輸入電壓Vi變化的關系曲線，即VO=f(Vi)。測試電路傳輸特性曲線V0(V)Vi(V)1233.6VBCDE0.6V1.4V0A1.電壓傳輸特性49(1)AB段(截止區)：對應VI＜0.6V，VT1飽和，VCES1≈0.1V，VB1=VI+VBE1＜0.6+0.7=1.3V，VB2=VI+VCES1＜0.7V，VT2和VT4截止，VT3和D4導通，輸出高電平為VO=VOH=3.6V。

1.電壓傳輸特性50(2)BC段(線性區)：對應VI≈0.6～1.3V，1.3V＜VB1＜2.0V，VT1仍飽和，0.7V≤VC1＜1.4V，VT2導通，但VT4仍截止。隨著輸入電壓VI的上升，輸出電壓VO將近似線性下降。1.電壓傳輸特性51(3)CD段(轉折區)：對應

1.3≤VI≤1.8V，VT4開始導通。VT3和VD4趨向截止，當VI再增加時，VT4趨向飽和，輸出電壓急劇下降。1.電壓傳輸特性52(4)DE段(飽和區)：隨著VI增加，VT1進入倒置工作狀態，VT3、VD4進入截止，VT4進入飽和，電路輸出低電平近似為:VO=VOL=0.3V。1.電壓傳輸特性53VOH輸出高電平：VOL輸出低電平：與非門輸入有低時，Vo＝VOH產品規范值:VOH≥3.4V高電平最小值:VOHmin＝2.4(標準TTL門)與非門輸入全高時，Vo＝VOL產品規范值:VOL≤0.25V高電平最小值:VOLmax＝0.4(標準TTL門)高電平表示一種狀態，低電平表示另一種狀態，

一種狀態對應一定的電壓范圍，而不是一個固定值。說明：主要參數0V5V2.4VVSLVSH0.4V54VOFF關門電平：VON開門電平：VTH閾值電平：與非門在保證輸出為高電平時，允許的最大輸入低電平值。

VOFF＝0.8V與非門在保證輸出為低電平時，允許的最小輸入高電平值。VON＝1.8V此時輸入有低此時輸入全高主要參數(續)門電路導通（輸出低電平）和截止（輸出高電平）的分界點55噪聲容限VOHminVONVOFFVOLmaxVNHVNL1100定義：低電平噪聲容限VNL＝VOFF－VOLmax＝1－0.4＝0.6V在保證輸出高、低電平性質不變的條件下，輸入電平的允許波動范圍稱為噪聲容限。主要參數(續)0.90.6高電平噪聲容限VNH＝

VOHmin－VON

＝2.7－1.8＝0.9V562.3.2TTL與非門的特性及參數1.電壓傳輸特性及相關參數2.靜態輸入特性3.輸入負載特性4.扇出系數5.平均傳輸延遲時間572.靜態輸入特性靜態輸入特性是指輸入電流與輸入電壓之間的關系Ii=f（Vi），如圖所示58主要參數(1)輸入漏電流IIH(即高電平輸入電流)。當輸入端接高電平時，流入門電路內部的反向漏電流即為輸入漏電流IIH。其電流值很小，約為10μA。

59主要參數(續)(2)輸入短路電流IIS(低電平輸入電。即當輸入端一端接地(即VI=0)時，流出輸入端的電流，典型值為-1mA。602.3.2TTL與非門的特性及參數1.電壓傳輸特性及相關參數2.靜態輸入特性3.輸入負載特性4.扇出系數5.平均傳輸延遲時間613.輸入負載特性即輸入端通過電阻R接地或接電源時的特性(1)輸入端與電源之間接電阻(2)輸入端與地之間接電阻62(1)輸入端與電源之間接電阻輸入端接“上拉電阻”，無論R為任何值，都等效接邏輯“1"。當需要與非門的某個輸入端固定接邏輯“1”時，理論上接任何上拉阻值的電阻均可。實際上“懸空”相當于邏輯1，但為了避免干擾，輸入端不許懸空，可直接接電源或通過一個10K左右的電阻接電源。63(2)輸入端與地之間接電阻輸入端接“下拉電阻”ROFF(關門電阻)：在保證與非門輸出為高時，允許輸入電阻R的最大值。一般取：RI<300Ω64開門電阻

RON關門電阻

ROFF在保證與非門輸出為低時，允許輸入電阻R的最小值。在保證與非門輸出為高時，允許輸入電阻R的最大值。RON＝2KΩROFF＝0.8KΩ當RI≥RON時，相當輸入高電平。當RI≤ROFF時，相當輸入低電平。652.3.2TTL與非門的特性及參數1.電壓傳輸特性及相關參數2.靜態輸入特性3.輸入負載特性4.扇出系數5.平均傳輸延遲時間664.邏輯門的扇出系數N0扇出系數NO是指一個門最多能驅動同類型門的個數。輸出高電平時，IOHMAX是能提供給后級門的最大拉

電流，其后級門的最大輸入電流IIHmax作為負載。

NOH=|IOHmax/IIHmax|IOHMAXIIHmax高電平674.邏輯門的扇出系數N0扇出系數NO是指一個門最多能驅動同類型門的個數。輸出低平時，IOLMAX是能提供給后級門的最大灌

電流，其后級門的最大輸入電流IILmax作為其負載。

NOL=|IOLmax/IILmax|IOLMAXIILmax低電平684.邏輯門的扇出系數N0扇出系數NO是指一個門最多能驅動同類型門的個數。NOH

和NOL都取整(直接舍去小數)，扇出系數

N0取兩者中較小的一個。69例2.3.1根據數據手冊，與非門54LS00的

IOHmax=-0.4mA,IIHmax=20μA，

IOLmax=4mA,IILmax=-0.4mA,求扇出系數。解：NOH=|IOHmax/IIHmax|=400/20=20NOL=|IOLmax/IILmax|=4/0.4=10所以：NO=1070例2.3.2邏輯門的輸入端可以并聯使用，如圖:IOHmax=-0.4mA,IIHmax=20μA，

IOLmax=4mA,IILmax=-0.4mA,求：能驅動多少個門電路？71例2.3.2解題解：(1)若某一個輸入端(例如A)為低電平，則VT1A深度飽和，VT1B、VT1C截止，基極電位被鉗制在1V左右，流過R1的電流全部流到VT1A的發射極；若3個輸入端都為低電平，基極點位仍為1V左右，流過R1的電流不變，所以，流到3個發射極的總電流不變。NOL=|IOLmax/IILmax|=4/0.4=10

72例2.3.2解題(續)解：(2)若3個輸入端都為高電平，VT1倒置工作，每個等效晶體管的發射極都有各自的電流通路，所以：NOH=|IOHmax/(3×IIHmax)|=400/(3×20)≈6.67

所以：NO=6732.3.2TTL與非門的特性及參數1.電壓傳輸特性及相關參數2.靜態輸入特性3.輸入負載特性4.扇出系數5.平均傳輸延遲時間745.平均傳輸延遲時間平均傳輸延時是指輸出信號滯后于輸入信號的時間。這是由于晶體管的導通和截止過程都需要一定的時間，使得輸出信號的變化滯后于輸入信號。755.平均傳輸延遲時間導通延時tPHL是指輸出由高電平跳變為低電平的傳輸延遲時間。截止延時tPLH是指輸出由低電平跳變為高電平的傳輸延遲時間。TTL的tPd在3~40ns之間。762.3TTL集成邏輯門2.3.1標準TTL與非門的電路結構2.3.2TTL與非門的特性及參數2.3.3或非、與或非及異或門2.3.4集電極開路門電路(OC門)2.3.5三態門2.3.6TTL改進系列門電路簡介2.3.7TTL的選用及應注意的問題771.或非門輸入級中間級輸出級78輸入級輸入級中間級輸出級若A為低電平，VTIA深度飽和，L點為低電平；若A為高電平，VTIA處于倒置放大狀態，L點為高電平，L點與輸入A之間的邏輯關系為L=A。同理，M點與輸入B之間的邏輯關系為L=BABLM79中間級中間級完成或邏輯(或者為或非邏輯)。以L點和M點作為中間級的輸入，當L和M中某一個(或兩個同時)為高電平，則該晶體管飽和，O點電位被拉高、N點降低。只有L和M都為低電平時，O點才為低電平，N點才為高電平。即：LMON80輸出級輸出級中間級輸入級VT3構成電壓跟隨器，邏輯關系為VT4構成反相器，邏輯關系為：即電路實現或非功能FMONL812.與或非門MLFN823.異或門832.3TTL集成邏輯門2.3.1標準TTL與非門的電路結構2.3.2TTL與非門的特性及參數2.3.3或非、與或非及異或門2.3.4集電極開路門電路(OC門)2.3.5三態門2.3.6TTL改進系列門電路簡介2.3.7TTL的選用及應注意的問題842.3.4集電極開路門電路(OC門)前面討論的各類門電路的輸出均為推挽式結構，具有輸出阻抗低，負載能力強的優點但使用時有一定的局限性：這種輸出結構的門電路不能將兩個門的輸出端直接并接85截止截止放大飽和高低高低862.3.4集電極開路門電路(OC門)1.OC門及“線與”功能2.上拉電阻的選擇3.OC門的應用87上拉電阻88當F1和F2有一個或兩個都是低電平時，F為低電平，只有當F1和F2同時為高電平時，F才為高電平。即F和F1、F2之間是與邏輯關系，F=F1·F2由于輸出直接進行“線連接”故稱

線與(WIRED-AND)89又因為所以將兩個OC與非門線與連接可以得到與或非的邏輯功能。902.3.4集電極開路門電路(OC門)1.OC門及“線與”功能2.上拉電阻的選擇3.OC門的應用91(1)OC門輸出為高電平如圖所示電路，假設輸出都為高電平A1B1&AnBn&&&VCC'nm…………RLVOH(VIH)IOHIOHIIHIIHICCm為輸入端的個數92(2)假設有一個輸出是低電平IOLIILICCA1B1&AnBn&&&VCC'nm'…………m'為負載門的個數(m'≤m)93例2.3.4已知OC門輸出管截止時的漏電流為IOH=200μA，OC門輸出晶體管導通時允許的最大負載電流為IOmax=16mA;負載門的低電平輸入電流為IIL=1mA，高電平輸入電流為IIH=40μA，VCC'=5V，要求OC門的輸出高電平VOH≥3.0V，輸出低電平VOL≤0.4V。求：合適的電阻RL94例2.3.4解答已知：n=2,m=9,m'=5，

VOHmin=3,IOH=0.2,IIH=0.04

VOL=0.4,IOLmax=16.IIL=1則：輸出高電平時：輸出低電平時：選取RL=2.4KΩ952.3.4集電極開路門電路(OC門)1.OC門及“線與”功能2.上拉電阻的選擇3.OC門的應用96(1)驅動不同電壓的負載97(2)電平轉換TTL電平“1”→3.4V“0”→0.3V轉移電平“1”≈12V“0”≈0.3V&VCC2=12VF1FRLVCC1=5V982.3TTL集成邏輯門2.3.1標準TTL與非門的電路結構2.3.2TTL與非門的特性及參數2.3.3或非、與或非及異或門2.3.4集電極開路門電路(OC門)2.3.5三態門2.3.6TTL改進系列門電路簡介2.3.7TTL的選用及應注意的問題992.3.5三態門1.三態門的工作原理2.三態緩沖門74126簡介3.三態門的應用1001.三態門的工作原理普通TTL門的輸出只有兩種狀態——邏輯0和邏輯1，這兩種狀態都是低阻輸出。三態(ThreeState)邏輯輸出門簡稱三態門或TS門，它除了輸出0、1兩個狀態外，還有第三

個狀態：輸出高阻態(Z態)，這時輸出端相當于懸空。三態門是在普通門電路的基礎上，增加控制端和控制電路而構成的。101EN稱為控制端、使能端102截止EN=1結論：EN＝1時，電路具備自身邏輯功能103結論：EN＝1時，電路輸出為高阻狀態。飽和截止截止導通截止截止104高電平起作用低電平起作用功能表功能表1052.3.5三態門1.三態門的工作原理2.三態緩沖門74125/126簡介3.三態門的應用1067412574126四總線緩沖器1071082.3.5三態門1.三態門的工作原理2.三態緩沖門74125/126簡介3.三態門的應用109分時控制各個門的CS端，就可以讓各個門的輸出信號分別進入總線。

同一時刻，只允許一個門進入總線。其他門必須保持為高阻狀態００1……總線&A3B3CS3&A2B2CS2&A1B1CS1&A4B4

注意和OC門線與的區別！！(1)數據線的分時復用110(2)數據線雙向傳送EN=1，門1導通

門2禁止

數據:A總線EN=0，門2導通

門1禁止

數據:總線A1112.3TTL集成邏輯門2.3.1標準TTL與非門的電路結構2.3.2TTL與非門的特性及參數2.3.3或非、與或非及異或門2.3.4集電極開路門電路(OC門)2.3.5三態門2.3.6TTL改進系列門電路簡介2.3.7TTL的選用及應注意的問題112評價指標理想門電路應該工作速度快而且功耗小，但功耗和速度指標是相互制約的。通常用功耗與傳輸延時tPd的乘積來綜合評價門電路性能的優劣。若用P表示門電路的功耗(一般是mW級)，用M表示功耗－延遲積(power-delayproduct)(簡稱pd積或稱為品質因數)，則:

M=P·tPd

M值越小，電路質量越高。113標準TTL前面分析的54/74標準系列TTL與非門的tPd約為10ns，空載功耗約為10mW。為了滿足提高工作速度和降低功耗的需要，繼54/74系列后又相繼研制生產了54H/74H、54S/74S和54LS/74LS等改進系列。1141.高速系列(54H/74H)①輸出級采用了達林頓結構，提高了帶拉電流負載的能力；②所有電阻值幾乎減小了一半，使開關速度提高。因而傳輸延時比54/74系列幾乎縮短了一半，達到6ns左右。但電阻值的減小又使電路的靜態功耗變大，約為54/74系列門電路的兩倍。由此可見，CT54H/74H系列門電路工作速度的提高是用增加功耗的代價換取的，電路改進后的pd積并未減少，電路的綜合性能未獲得改善。因此目前已較少使用。1152.肖特基系列（54/74S）肖特基TTL門(SchottkyTTL門，或簡稱STTL門)。標準和高速TTL為飽和型的邏輯門，產生的傳輸延遲時間是限制門電路工作速度的主要因素。引入肖特基抗飽和三極管代替普通三極管，為的是減少飽和深度，提高工作速度。但仍使用較小的電阻，靜態功耗有所增加。綜合看pd積較54/74和54H/74H有所改善。但由于三極管脫離深飽和狀態，導致了輸出低電平略有升高，最大可達0.5V左右。1163.低功耗肖特基系列（54/74LS）一是電阻的阻值增大，降低功耗；二是將多發射極三極管用SBD代替，提高了開關的工作速度。此外還接入了VD3、VD4兩個SBD。縮短了傳輸延遲時間。在四種系列的門電路中，54LS/74LS系列的Pd積最小，僅為54/74系列的1/5，54S/74S系列的1/3，因此得到廣泛應用。1172.3TTL集成邏輯門2.3.1標準TTL與非門的電路結構2.3.2TTL與非門的特性及參數2.3.3或非、與或非及異或門2.3.4集電極開路門電路(OC門)2.3.5三態門2.3.6TTL改進系列門電路簡介2.3.7TTL的選用及應注意的問題1182.3.7TTL的選用及應注意的問題1.不同系列的TTL邏輯門，雖然同一種門的邏輯功能一樣，封裝也一樣，但工作速度、帶負載能力等方面會有不同，在同一系列中還可能有更細的劃分，在設計時應加以注意。參見教材55頁，表2.3.274系列與非門主要參數1192.使用時的注意事項(1)給門電路供電的電源電壓應該在指定范圍內工作，74系列門電路的Vcc=4.75-5.25V，54系列門電路的Vcc=4.5-5.5V。(2)應根據應用環境選用門電路。(3)OC門可以將輸出端直接并接使用，并實現線與功能；三態門的輸出端可直接連接，條件是在任意時刻只能有一個門工作，其他門必須處于高阻狀態。(4)門的輸出端均不允許直接接電源或接地。1202.幾點注意事項(續)(5)不使用的輸入端一般不允許懸空，應該根據邏輯功能接低電平或接高電平。接低電平一般是經過一個小于300Ω電阻接地，或直接接地；接高電平可經過一個小于10kΩ的電阻接電源或直接接電源。在前級驅動能力允許情況下，不使用的輸入端也可和已使用端并聯使用。(6)TTL電路工作時存在尖峰電流形成的內部噪聲，使用時應注意電源應提供足夠的功率，并在靠近門電路的電源和地之間加退藕電容。121第2章邏輯門電路2.1晶體管的開關特性2.2晶體三極管反相器2.3TTL集成邏輯門2.4ECL邏輯門(自學)2.5I2L邏輯門電路(自學)2.6CMOS邏輯門2.7邏輯電平及邏輯電平轉換2.6CMOS邏輯門CMOS邏輯門電路的開關元件是由NMOS管和PMOS管互補連接構成的，故稱為互補型MOS(ComplementaryMOS，簡稱CMOS)電路。這種電路具有功耗低、抗干擾能力強等優點，是目前應用最廣泛的集成電路之一，尤其在大規模集成電路方面已經遠遠超過了TTL電路。123復習：MOS管前節介紹的晶體管是雙極型的，其內部的兩種載流子(多子和少子)均參與導電，少子的飄移運動受溫度、光照等影響較大，所以其溫度特性較差。本節討論金屬-氧化物-半導體場效應晶體管(MetalOxideSemiconductorFieldEffectTransistor，簡稱MOS管)的開關特性。MOS管是一種單極型半導體器件，其內部只有多子參于導電。這種器件受外部因素影響較小，因此溫度穩定性好，又因為MOS管集成工藝簡單，工作速度快，因而廣泛用于大規模和超大規模集成電路中。1241.MOS管的分類MOS管有三個電極：源極S、漏極D和柵極G。由于漏極電流受柵-源電壓的控制，故它是電壓控制器件。MOS管按其溝道可分為P溝道和N溝道兩類，按其工作特性每一類又分為增強型和耗盡型兩種。因此MOS管的四種類型為：

N溝道增強型、N溝道耗盡型、

P溝道增強型、P溝道耗盡型。125SDGVPPMOS管VGS＜VTP時導通(VTP=－2V)即:|VGS|

＞|VTH|時導通2.符號及導通條件--VNDSGNMOS管VGS＞VTN時導通(VTN=2V)126N溝道增強型MOS管輸出特性曲線127N溝道增強型MOS管輸出特性曲線(1)截止區

VGS＜VTHN。

特點：D-S極之間還沒有形成導電溝道，IDS=0，這時，D-S間的內阻Roff可達109Ω以上,管子截止128N溝道增強型MOS管輸出特性曲線(2)非飽和區

(或稱可變電阻區)當VGS一定時，IDS與VDS之比近似一個常數，類似于線性電阻的性質，VGS越大，曲線越陡，相應的等效電阻越小。129N溝道增強型MOS管輸出特性曲線3)飽和區

(或稱恒流區)

IDS在達到某一數值時，幾乎不隨VDS的增加而變化，其大小基本上由VGS決定，進入恒流區，管子飽和。1302.6CMOS邏輯門2.6.1NMOS門電路(簡介)2.6.2CMOS非門2.6.3CMOS與非門2.6.4CMOS或非門2.6.5CMOS與或非門2.6.6CMOS漏極開路與非門電路2.6.7CMOS傳輸門及模擬開關2.6.8CMOS三態門2.6.9CMOS邏輯門特點及應用1312.6.1NMOS門電路1.NMOS非門2.NMOS與非門3.NMOS或非門4.NMOS與或非門1321.NMOS非門VT2負載管，VT1驅動管負載管的柵源電壓為零，始終工作在飽和區，故又稱為飽和型負載，等效為一個非線性電阻。1331.NMOS非門A=0VT1截止截止1341.NMOS非門A=1VT1導通導通1352.6.1NMOS門電路1.NMOS非門2.NMOS與非門3.NMOS或非門4.NMOS與或非門136VT3負載管，VT1和VT2驅動管當A=B=1時，VT2和VT1均導通，F=0；當A、B中有0或均為0時，對應的VT2和VT1截止，或均截止，F=11372.6.1NMOS門電路1.NMOS非門2.NMOS與非門3.NMOS或非門4.NMOS與或非門138VT3為負載管，VT1和VT2為驅動管A=B=0時，VT1和VT2截止，F=1當A、B中有1時，對應VT1或VT2導通

F=01392.6.1NMOS門電路1.NMOS非門2.NMOS與非門3.NMOS或非門4.NMOS與或非門1401412.6CMOS邏輯門2.6.1NMOS門電路(簡介)2.6.2CMOS非門2.6.3CMOS與非門2.6.4CMOS或非門2.6.5CMOS與或非門2.6.6CMOS漏極開路與非門電路2.6.7CMOS傳輸門及模擬開關2.6.8CMOS三態門2.6.9CMOS邏輯門特點及應用1422.6.2CMOS非門1.CMOS非門工作原理2.CMOS非門電壓與電流傳輸特性3.集成CMOS非門143NMOS管(驅動管)PMOS管(負載管)VDDAFSPDNGPVPVNDPSNGN漏極相連做輸出端PMOS管的襯底總是接到電路的最高電位NMOS管的襯底總是接到電路的最低電位柵極相連做輸入端144A=0截止導通V０=5V即F＝1VDDAFVPVN設VDD＝5V，A＝1時，VA＝5VA＝0時，VA＝0VVGSP=-5VVGSN=0V145A=1導通截止V０=0V即F＝0VDDAFVPVN設VDD＝5V，A＝1時，VA＝5VA＝0時，VA＝0VVGSP=0VVGSN=5VAVPVNF0導通截止11截止導通0

結論：1462.6.2CMOS非門1.CMOS非門工作原理2.CMOS非門電壓與電流傳輸特性3.集成CMOS非門147Ⅰ區：

0≤VI＜VTN，

VP飽和

VN截止

VO≈VDD；

ID≈0。工作區ⅠⅡⅢⅣⅤPMOSNMOS飽和截止148Ⅱ區：

VTN≤VI＜0.5VDD

VP飽和VN非飽和

VO開始下降

ID略有增加工作區ⅠⅡⅢⅣⅤPMOS飽和NMOS截止飽和非飽和149Ⅲ區(轉折區)：

VI在0.5VDD附近

VP飽和

VN飽和

VI略增大→VO急劇下降

ID很大工作區ⅠⅡⅢⅣⅤPMOS飽和飽和NMOS截止非飽和飽和飽和150Ⅳ區：

0.5VDD＜VI

≤VDD－|VTHP|

VP非飽和

VN飽和

VO下降

ID下降工作區ⅠⅡⅢⅣⅤPMOS飽和飽和飽和NMOS截止非飽和飽和飽和非飽和151Ⅴ區：

VI>VDD－|VTHP|

VP截止

VN飽和VO≈0

ID≈0工作區ⅠⅡⅢⅣⅤPMOS飽和飽和飽和非飽和NMOS截止非飽和飽和飽和截止飽和152討論只有在Ⅲ區的VI=1/2VDD附近，CMOS才會產生一個較大的電流，在使用時不應使之長期工作在Ⅲ區，以免器件因功耗過大而損壞。其余情況，輸出達到穩定的高或低電平，電流幾乎為零，靜態功耗極小，輸出特性接近理想特性，這是CMOS門在數字電路系統中得到廣泛應用的重要原因。1532.6.2CMOS非門1.CMOS非門工作原理2.CMOS非門電壓與電流傳輸特性3.集成CMOS非門1544000系列4069芯片為6非門。CMOS電路采用輸入端保護電路，雙極型保護二極管，它們的正向導通壓降為0.5-0.7V，反向擊穿電壓約為30V。Rs的組值為1.5~2.5K間，正常工作時，輸入電壓最大為VDD最小為0V，故VD1和VD2不會導通。1552.6CMOS邏輯門2.6.1NMOS門電路(簡介)2.6.2CMOS非門2.6.3CMOS與非門2.6.4CMOS或非門2.6.5CMOS與或非門2.6.6CMOS漏極開路與非門電路2.6.7CMOS傳輸門及模擬開關2.6.8CMOS三態門2.6.9CMOS邏輯門特點及應用156CMOS與非門VDDVP2VP1VN2VN1ABF負載管并聯驅動管串聯157輸入信號A=B=1時，N管導通，P管截止，輸出低電平，F=0；導通導通截止截止158輸入信號A=B=1時，N管導通，P管截止，輸出低電平，F=0；若A、B中有一個為0，與之相連的N管截止、P管導通，輸出高電平，F=1。截止導通導通截止159輸入信號A=B=1時，N管導通，P管截止，輸出低電平，F=0；若A、B中有一個為0，與之相連的N管截止、P管導通，輸出高電平，F=1。若A=B=0,則N止P通，F=1。實現與非邏輯截止導通導通截止1602.6CMOS邏輯門2.6.1NMOS門電路(簡介)2.6.2CMOS非門2.6.3CMOS與非門2.6.4CMOS或非門2.6.5CMOS與或非門2.6.6CMOS漏極開路與非門電路2.6.7CMOS傳輸門及模擬開關2.6.8CMOS三態門2.6.9CMOS邏輯門特點及應用161CMOS或非門VDDVP2VP1VN2VN1ABF負載管串聯驅動管并聯162輸入信號A=B=0，

N管截止，P管導通，輸出高電平，F=1；

截止導通導通截止163輸入信號A=B=0，

N管截止，P管導通，輸出高電平，F=1；若A、B中有一個為1，與之相連的N管導通、P管截止，輸出低電平，F=0。截止導通導通截止164輸入信號A=B=0，

N管截止，P管導通，輸出高電平，F=1；若A、B中有一個為1，與之相連的N管導通、P管截止，輸出低電平，F=0。若A=B=1,則N通P止，F=0實現或非邏輯

截止導通導通截止1652.6CMOS邏輯門2.6.1NMOS門電路(簡介)2.6.2CMOS非門2.6.3CMOS與非門2.6.4CMOS或非門2.6.5CMOS與或非門2.6.6CMOS漏極開路與非門電路2.6.7CMOS傳輸門及模擬開關2.6.8CMOS三態門2.6.9CMOS邏輯門特點及應用166167與或非門芯片4085B內部結構1682.6CMOS邏輯門2.6.1NMOS門電路(簡介)2.6.2CMOS非門2.6.3CMOS與非門2.6.4CMOS或非門2.6.5CMOS與或非門2.6.6CMOS漏極開路與非門電路2.6.7CMOS傳輸門及模擬開關2.6.8CMOS三態門2.6.9CMOS邏輯門特點及應用16940107芯片—OD與非門輸出是漏極開路的N溝MOS管，用于驅動或電平轉換，驅動電流可達50mA也可實現“線與”邏輯功能(OpenDrain，漏極開路門)1702.6CMOS邏輯門2.6.1NMOS門電路(簡介)2.6.2CMOS非門2.6.3CMOS與非門2.6.4CMOS或非門2.6.5CMOS與或非門2.6.6CMOS漏極開路與非門電路2.6.7CMOS傳輸門及模擬開關2.6.8CMOS三態門2.6.9CMOS邏輯門特點及應用1712.6.7CMOS傳輸門及模擬開關1.CMOS傳輸門2.CMOS模擬開關172傳輸門由P溝和N溝MOS管互補并聯組成。N管的漏、源和P管的源、漏兩兩相連，作為傳輸門的輸入或輸出端，兩個柵極受一對互補的控制信號C和C控制：當C=VDD

時，兩管都導通，總導通電阻等于兩管導通電阻的并聯值，阻值很小，等效于開關閉合；兩管都導通，總導通電阻等于兩管導通電阻的并聯值，阻值很小，等效于開關閉合；173傳輸門由P溝和N溝MOS管互補并聯組成。N管的漏、源和P管的源、漏兩兩相連，作為傳輸門的輸入或輸出端，兩個柵極受一對互補的控制信號C和C控制：當C=VDD

時，兩管都導通，總導通電阻等于兩管導通電阻的并聯值，阻值很小，等效于開關閉合；時，兩管均截止，等效于開關斷開。174CMOS傳輸門邏輯符號1752.6.7CMOS傳輸門及模擬開關1.CMOS傳輸門2.CMOS模擬開關176CMOS模擬開關TGCvI/vOvO/vICvI/vOvO/vISW⑴由CMOS反相器和CMOS傳輸門組成⑵MOS管結構對稱，漏極和源極可以互換,CMOS具有雙向傳輸特性。⑶功能：C＝1時，傳輸門導通，內阻R＝1KΩ。C＝0時，傳輸門截止，內阻R＝109Ω。1⑷運用：雙向傳輸信號。1772.6CMOS邏輯門2.6.1NMOS門電路(簡介)2.6.2CMOS非門2.6.3CMOS與非門2.6.4CMOS或非門2.6.5CMOS與或非門2.6.6CMOS漏極開路與非門電路2.6.7CMOS傳輸門及模擬開關2.6.8CMOS三態門2.6.9CMOS邏輯門特點及應用1782.6.8CMOS三態門CMOS三態門可以有多種電路結構實現三態輸出，本節簡單介紹4種控制方式:1.非門控制2.或非門控制(自學)3.與非門控制(自學)