計算機組成原理

課程學習四川大學計算機學院何賢江歡迎光臨2023/2/41計算機組成原理復習提要四川大學計算機學院何賢江hexianjiang@2023/2/42第一章復習1.計算機由:

運算器、控制器、存儲器、輸入設備、輸出設備組成運算器功能：進行數據加工的部件，執行數值數據的算術運算，邏輯運算。暫時存放中間結果。通常也是計算機CPU內部數據傳輸的通路控制器功能：控制器要向計算機各功能部件提供每一時刻協同運行所需要的控制信號存儲器功能：存放程序和數據輸入設備功能：是向計算機送入程序和數據的設備輸出設備功能：計算機用于送出計算機內部信息的設備2023/2/432.信息的表示與處理信息表示:

硬件:采用什么形式的信號表示信息軟件:采用什么格式的信號表示信息信息的存儲:特定的電路磁化狀態文件格式信息的變換:數制轉換碼制轉換語言編譯信息的傳送:宏觀數據輸入,結果輸出,計算機內部通信

微觀控制流,數據流(指令,數據,地址信息)信息的加工處理:算術運算,邏輯運算對上述過程的控制2023/2/443.存儲程序與馮?諾依曼體制存儲程序方式:計算機采用事先編制程序，然后連續自動運行程序的方式馮?諾依曼體制的特點：（1）采用二進制形式表示數據和指令（2）采用存儲程序方式（3）計算機硬件由運算器、存儲器、控制器、輸入部件和輸出部件組成，各個不同部件完成不同的功能，即五大基本功能2023/2/454.信息的數字化表示計算機中的信息:用數字代碼表示信息

信息種類:數值、字符、聲音、圖形、圖像、邏輯形式數據和命令、狀態等數字代碼的每一位用脈沖或者電平信號表示。用一組代碼表示字符：ASCII碼、中文字符、圖形、圖像2023/2/467.計算機硬件系統組織1.總線：總線：CPU內部總線（芯片內總線）、部件內總線、系統

總線、外總線。總線傳送：分時控制申請、批準總線信息傳送:串行傳送：1bit/次并行傳送：多位/次總線信息傳送方向總線數據寬度：并行傳送數據位數/次數據傳輸率：傳送數據量/單位時間總線結構:單總線方式多總線方式通道或者IOP方字長：參與運算的數據的基本位數（Word)運算速度：CPU時鐘頻率、ips、用某種特定指令計算2023/2/47第二章復習

1.數據信息表示法數值、文字、符號、語音、圖形、圖像等統稱數據，在計算機內部，都必須用數字化編碼的形式被存儲、加工和傳送。數字化編碼二要素:

①

用少量、簡單的基本符號

②

用一定的組合規則用以表示大量復雜多樣的信息基二碼（二進制碼）

只使用兩個基本點符號：１

０符號個數最少，物理上容易實現與二值邏輯的真假兩個值對應簡單用二進制碼表示數值數據運算規則簡單。2023/2/483.二到八或十六進制轉換二到八從小數點向左右三位一分組二到十六從小數點向左右四位一分組說明：整數部分不足位數對轉換無影響，

小數部分不足位數要補零湊足，否則出錯。2023/2/494.二、十進制相互轉換

二十進制

1.逐次乘位權相加法:(整數、小數乘以位權)2.逐次乘以二相加法（整數）（最后一位不乘以二！）逐次除以二相加法（小數）（最后一位要除以二！）十二進制

1.整數轉換:a.減權定位法b.除基取余法

2.小數轉換:a.減權定位法b.乘基取整法2023/2/4105.數據的機器碼表示1.原碼表示法符號位：正數（0）負數（1)

其余為絕對值2.補碼表示法符號位：正數（0）負數（1)

其余位：正數（絕對值）負數（各位變反末位加1)3.反碼表示法符號位：正數（0）負數（1)

其余位：正數（絕對值）負數（各位變反)注意：正數機器碼表示時原碼、補碼、反碼相同

零的原碼和反碼均有2個編碼，補碼只一個碼

負數的原碼、反碼、補碼表示均不同2023/2/4116.數據原碼表示法定點小數：定點小數表示的范圍：對于n位數據：

-（1-2-n）≤X≤（1-2-n）

或者-1＜X＜1定點整數：定點整數表示的范圍：

-（2n-1）≤X≤（2n-1）

或者-2n

＜X＜2n2023/2/4127.數據的補碼表示法補碼定義：

[X]補=M+XmodM由真值、原碼轉換為補碼：由補碼表示求其真值與原碼：補碼的性質：

1)在補碼表示中，最高位X0(符合位）與原碼表示相同。

2）在補碼表示中，數據0的表示只有一種：000····03）負數補碼的表示比原碼寬，補碼在數軸上的映射p312023/2/4138.數據的定點表示與浮點表示數據的定點表示法（小數點位置固定）

定點小數：符號部分小數部分默認小數點位置

定點整數：整數部分在硬件上用定點數運算的機器叫定點機數據的浮點表示法（小數點位置不固定）格式：階符階碼尾符尾數

尾符階符階碼尾數

2023/2/4149.幾種常用的檢錯糾錯碼

奇偶檢錯碼，用于并行數據傳送中海明檢錯與糾錯碼，用于并行數據傳送中循環冗余碼，用于串行數據傳送中編碼過程譯碼過程

傳送原始數據碼字結果數據形成校驗位的值，加進特征檢查接送的碼字，發現/改正錯誤2023/2/41510.奇偶校驗碼用于并行碼檢錯原理：在k位數據碼之外增加1位校驗位，使K+1位碼字中取值為1的位數總保持為偶數（偶校驗）或奇數（奇校驗）例如：

00011000100001

01010010110101

原有數據位

兩個新的碼字

偶校驗奇校驗校驗位2023/2/41612.海明校驗碼1.能發現并改正k+r

位中任何一位出錯，2.能發現

k+r

位中任何二位同時出錯，但已無法改正。

海明效驗仍然以奇偶效驗為依據。效驗位的位置

:P1P2×P3×××P4×××××××P5×····

2023/2/417海明效驗碼的分組

將編好的效驗碼分成若干組，每一組由一個效驗位和若干有校信息位組成。如：有校信息k=4,則需要r=3,組成效驗碼，編組如下：海明碼序列號1234567

指誤字

含義P1P2×P3×××

第三組∨∨∨∨G3

第二組∨∨∨∨G2

第一組∨∨∨∨G12023/2/418海明效驗位Pi的值

效驗碼分組后，源部件由每一分組確定Pi的值，目的部件由每一分組效驗情況產生一個指誤字的值，根據每一組效驗情況確定指誤字的值。如果該組符合奇效驗（或者偶效驗）則該組的指誤字Gi=0,否則Gi=1。如有效信息k=4（值為1101）,則組成效驗碼

P1P21P3101其中：P1=1+1+1=1(設采用偶效驗法）

P2=1+0+1=0P3=1+0+1=02023/2/41913.循環冗余碼

用于多位串行數據傳送中的檢錯糾錯處理。

k

位數據位+r

個校驗位,拼接成k+r

位的碼字，在接收端對碼字進行合法與出錯檢查。2023/2/4201011110000001011101110000001110010111

1011101模2除運算循環冗余碼實現的數學原理有效信息：100生成多項式：101112023/2/4

四川大學計算機學院何賢江21

1011110000001011101110000001110010111

1011101k=3數據為100r=4求出的校驗值為1011100

可寫成X2

碼字為1001011（數據位拼校驗位）模2除運算循環冗余碼實現的數學原理2023/2/4

四川大學計算機學院何賢江22

1011110000001011101110000001110010111

1011101k=3數據為100r=4求出的校驗值為1011100

可寫成X2為求4位校驗位，可用X4+X2+X+1

去模2除

X2

*X4

X4+X2+X+1

叫生成多項式，

由查數學表得到。

碼字為1001011（數據位拼校驗位）模2除運算循環冗余碼實現的數學原理2023/2/4

四川大學計算機學院何賢江23

14.原碼、補碼加減法

原碼相加同號：絕對值相加，取相同符號異號：取絕對值大的符號，絕對值相減原碼相減將減數變為相反數，然后相加補碼操作運算：（1）參加運算的操作數用補碼表示，符號位作為數據的一部分參加運算，結果為補碼表示。（2）相加時，兩操作數直接相加。（3）相減時，將減數變補后，再與被減數一起相加。★變補：指將操作數連同符號位一起變反加12023/2/42415.溢出判別定義：運算結果如超出機器數表示的范圍，稱為溢出。溢出類型：兩正數相加，超出表示范圍，稱為正溢。兩負數相加，超出表示范圍，稱為負溢。兩異號數相加，不會超出數據表示范圍。溢出判別邏輯表達示一：“溢出”=SASBSFSASBSF

溢出判別邏輯表達示二：“溢出”=CfC

溢出判別邏輯表達示三：(采用變形補碼表示-----雙符號位）“溢出”=Sf1

⊕Sf200:01:10:11:2023/2/425

定義：將數據左移或者右移的運算。移位類型：邏輯移位和算術移位。邏輯移位：循環左移、循環右移、非循環左移、非循環右移算術移位：算術左移、算術右移。算術左移：符號

？算術右移：符號

補位？原碼：添?

補碼：添符號位

16.移位：02023/2/426舍入：原碼和補碼：0舍1入，或者末位恒置1

反碼：1舍0借，或者末位恒置0邏輯運算：基本邏輯運算有：邏輯乘（AND）、邏輯加（OR）、求反（NOT）、異或（NOR)

復雜的運算可以用基本邏輯運算表示如：1）用異或判斷兩操作數是否相等：如AB=0，則A=B2)用0A=A及1A=A的特性可以修改一組代碼中的某些位

3）用AND運算實現按位清零運算。

4）用OR運算實現按位置“1”運算。17.舍入、邏輯運算2023/2/427全加器：

如果只考慮兩個輸入量相加的加法器，叫做半加器。如果考慮三個輸入量相加的加法器，叫做全加器。并行加法器

串行加法器：用一個全加器分n步實現n位數相加的方法。

并行加法器：用n個全加器一步實現n位數相加的方法。

加法器執行運算的速度與哪些因素有關？18.全加器2023/2/4282023/2/429

串行進位邏輯表達式:并行進位邏輯表達式:19.原碼一位乘運算步驟[X*Y]原

=(XＳ

+YＳ

)(X*Y)

即：1）乘積符號：Sp=SxSy2)乘積尾數：P=X*Y運算步驟：1）寄存器分配與初始化：A,B,C2)符號位：A、B用雙符號位

3）操作：Cn=1,A+B后累加積右移一位，

Cn=0,直接執行右移一位，

4）操作部數同尾數。加符號位。

5)添加符號位。2023/2/43020.補碼乘法（比較法）運算的步驟1）將操作數用補碼表示，乘數末位添加一位Yn+1=02）寄存器分配：A=00.0000，以后存放部分積，B=X補，求出-B，C=Y補，末位添加03）比較操作：

YnYn+14)操作步數：尾數的位數加1，最后一步不移位！如：X=+0.1101Y=-0.1010，求：（X*Y)補00：原部分積右移一位(直接右移一位)01

：原部分積加X補后右移一位10

：原部分積加–(X補)后右移一位11：原部分積右移一位(直接右移一位)2023/2/43121.加減交替除法步驟1）取絕對值相除，符號位單獨處理。2）原碼除法運算的商符先直接為0，最后效正。3）每步操作如下：

<0:商0,下一步作：ri+1=2ri+y0：商1,下一步作：ri+1=2ri-y4）最后余數注意位權（左移n次,余數為：rn*2-n）。

最后一步，如果余數為負，要恢復余數。5)操作的步數根據情況確定。6）校正符號。ri=2ri-1-y

2023/2/43223.浮點數運算浮點運算器通常由處理階碼的和處理尾數的兩個定點運算器組成。在早期的小或微型機中，浮點運算器通常以任選件方式提供給用戶,主要用于計算浮點數浮點數加減運算對階執行加減規格化舍入(右歸）判溢出浮點數乘除運算階碼加減尾數乘除舍入與規格化處理判溢出2023/2/433（1）對階操作，求階差：

E=EX-EY，

使階碼小的數的尾數右移E位，其階碼取大的階碼值；（2）尾數加減；（3）規格化處理；（4）舍入操作，可能帶來又一次規格化；（5）判結果的正確性，即檢查階碼上下溢出。EXX=MX*2

EYY=MY*2

24.浮點數加減運算2023/2/43425.浮點數乘法運算（1）階碼相加：

積的階碼

=EX+EY

注意：計算結果的階碼符號位（2）尾數相乘：MX*MY(3)規格化處理；

(4)舍入操作；

(5)判結果的正確性，即檢查階碼是否溢出。

2023/2/43526.浮點數除運算（1）階碼相減：

積的階碼

=EX-EY=EX+(-EY)

（2）尾數相除：MX/MY(3)規格化處理；

(4)舍入操作；

(5)判結果的正確性，即檢查階碼是否溢出。2023/2/436練習題一、簡答題1.馮.諾依曼體制的要點是什么？2.什么是數據通路寬度？3.何謂總線？4.什么是并行進位鏈？5.運算器的核心結構是什么？一般由哪些基本元件構成？6.溢出和進位有何不同？7.浮點數采用規格化表示，熟悉浮點數運算規則！

2023/2/4378.分別按串行進位方式與并行進位方式，寫出進位信號C3的邏輯表達式（C0為初始進位）。9.若X補=0.1011，Y補=0.0111，試用變形補碼（雙符號位）判斷X補+Y補是否溢出。10.在補碼一位乘中，判斷條件YnYn+1，試寫出相應的操作規則。2023/2/438二、填空題1.若真值X=-1/16，則[X]原=（）。3．設［x］補=1.x1x2x3x4，當x<-1/2，

x1必須為（），x2x3x4為（）。2023/2/439

五、計算題1.已知x=-26/32，Y=23/32，用原碼一位乘求XY=？請分步列出運算過程，并給出完整的乘積。2.用補碼一位乘（比較法）求（-26/32）*（-23/32）=?并列出分步運算情況及乘積。2023/2/440第三章存儲器2023/2/4412.存儲器的分類1）按功能及速度分：CACHE:是CPU可以直接訪問的一種存儲器，它由高速半導體元件組成（如雙極型ECL，TTL)，CACHE直接與CPU相連或者集成在CPU中。高速緩存存放主存儲器指令或者數據的副本。主存儲器:CPU可以直接訪問的存儲器，存放CPU需要執行的程序和數據。CPU訪問CACHE失效后即訪問主存儲器。主存儲器由半導體元件構成，其存儲容量比CACHE大，速度比CACHE慢。存放數據的位成本比CACHE低。外存儲器：作為主存儲器的后援，用于存放豐富的信息資源。外存的容量大，相對于主存儲器的速度慢，但存放數據的位成本低。信息保存時間較久。2023/2/4422）按存取方式分隨機存儲器（RAM)：可以隨機任意訪問某一存儲單元，其訪存時間基本一致。分為SRAM和DRAM順序存儲器(SAM)：訪存內容的時間與其內容所在的位置有關，如磁帶存儲器。只讀存儲器：只能讀出數據不能寫入數據的一種存儲器。3）按存儲介質分半導體存儲器：由半導體材料構成的存儲器。分為雙極型存儲器（TTL:半導體-半導體邏輯電路；ECL:射電藕合邏輯電路),MOS型（金屬氧化物半導體）存儲器：靜態DOS和動態DOS。磁性材料存儲器：磁芯、磁盤、磁帶激光存儲器：光盤存儲器的分類2023/2/4433.半導體存儲器靜態存儲器SRAM（雙極型、靜態MOS型）：依靠雙穩態電路內部交叉反饋的機制存儲信息。功耗較大,速度快,作Cache。動態存儲器DRAM（動態MOS型）：依靠電容存儲電荷的原理存儲信息。功耗較小,容量大,速度較快,作主存。動態存儲器DRAM破壞性讀出2023/2/4444.半導體存儲器特性半導體存儲器的特點：存取速度快，體積小，可靠。但是斷電后不能保存原有信息。存儲元：能夠保存一位二進制信息的物件，是存儲器的最小單位。存儲單元：由一個或者多個存儲元組成。

有字節單元和字單元2023/2/4455.DRAM刷新（再生)要定期刷新：在不進行讀寫操作時，DRAM存儲器的各單元處于斷路狀態，由于漏電的存在，保存在電容CS上的電荷會慢慢地漏掉，為此必須定時予以補充，通常稱其為刷新操作。刷新不是按字處理，而是每次刷新一行，即為連接在同一行上所有存儲單元的電容補充一次能量。刷新有三種常用方式。最大刷新間隔：2ms在此期間，必須對所有動態單元刷新一遍。集中刷新

分散刷新異步刷新2023/2/4466.半導體只讀存儲器掩膜型只讀存儲器：PROM(一次可編程型):EPROM:EEPROM(E2PROM):FlashEEPROM:2023/2/4477.主存儲器組織存儲器設計需要解決的問題：

a.存儲器基本邏輯設計（如何由某種芯片組成需要容量的存儲模塊，以及如何由不同種類芯片構成需要功能及容量的存儲器）

b.DRAM的刷新

c.主存儲器如何與CPU相連接

d.主存儲器的效驗2023/2/448READYWRITEREAD

8.主存儲器與CPU相連

計算機中存儲當前運行的程序和數據的部件，通過地址、數據、控制三類總線與CPU、等其他部件連通；CPUMainMemoryABk位（給出地址）DBn位（傳送數據）地址總線AB

的位數決定了可尋址的最大內存空間，數據總線DB

的位數與工作頻率的乘積正比于最高數據出入量，控制總線CB

指出總線周期的類型和本次操作完成的時刻。例如，k=20位n=32位2023/2/4499.存儲器基本邏輯設計1.確定存儲器的容量，根據功能需要選擇芯片類型。確定每種芯片的芯片數量，并且給出每種芯片的內存空間映像圖。2.確定需要地址線的條數，數據線的條數，控制線的條數。3.將芯片拼接成規定的字的位數（位擴展）4.將位擴展后的模塊組用譯碼器聯結起來（字擴展）2023/2/45010.磁表面存儲器

磁盤是一種用得最多的外存設備，屬于磁表面存儲器其主要特點是容量大，速度尚可，且能以比較低成本長時間地記憶信息。磁盤驅動器屬于直接存取（尋道）、串行讀寫設備。

種類：磁芯、磁盤、磁帶2023/2/45111.磁記錄編碼方式

磁記錄方式是指一種編碼方法，即如何將一串二進制信息，通過讀寫電路變換成磁層介質中的磁化翻轉序列。 好的編碼方法應該有：更高的編碼效率，更高的自同步能力，更高的讀寫可靠性等。 常用的編碼方式有：

不歸零制（NRZ）NRZ1制調相制（PM）調頻制（FM）改進調頻制（MFM,M2F）2023/2/45213.軟盤存儲器a.磁道：信息在磁道內順序地紀錄。

道密度：徑向單位長度的磁道數，TPI

位密度：磁道上單位長度紀錄的二進制位數。Bpi

道容量：磁道上紀錄的二進制位總數

b.扇區：2023/2/45314.有關磁盤的名詞磁盤容量：

非格式化容量：用戶數據+各種格式化信息格式化容量：用戶數據磁盤工作速度：

平均尋道（定位）時間：平均旋轉延遲時間：2023/2/45415.高速緩存CACHE

用途：設置在CPU和主存儲器之間，完成高速與CPU交換信息，盡量避免CPU不必要地多次直接訪問慢速的主存儲器，從而提高計算機系統的運行效率。

實現：這是一個存儲容量很小，但讀寫速度更快的，以關聯存儲器方式運行、用靜態存儲器芯片實現的存儲器系統。

要求：有足夠高的命中率，既當CPU需用主存中的數據時，多數情況可以直接從CACHE中得到，稱二者之比為命中率。2023/2/455高速緩存CACHE

常用的地址映像方式：

全相連映像方式直接映像方式組相連映像方式

2023/2/456練習題填空題1.在存儲系統的層次結構中，CPU可直接訪問的存儲器是（）和（）。2.六管靜態MOS存儲單元是依靠（）存儲信息。3.靜態RAM靠（）存儲信息。5.磁盤存儲器的速度指標一般包括（）、（）、（）等三項。6.按存取方式分類，磁帶屬于（）存儲器。7.動態MOS存儲器的刷新周期安排方式有（）、（）和（）三種。8.磁盤中常用的校驗方法是（）。9.某32位機器，若地址碼33位，按字節編址則訪存空間可達（）；若按字編址，則訪存空間可達（）。2023/2/457練習題簡答題1.在存儲器系統中為什么設置主存與輔存這樣層次？2.某主存容量64KB，用4片RAM組成，16KB/片，地址線A15（高）-A0（低），請列出各片選信號的邏輯式。3.何謂動態RAM的刷新？4.靜態半導體存儲器靠什么存儲信息？動態半導體存儲器又靠什么存儲信息？5.動態存儲器的刷新周期安排方式有哪幾種？6.若待編信息為（10110100），分別求出其海明校驗碼以及CRC校驗碼。2023/2/458練習題設計題

1.用8Kx4ROM芯片構成16KB存儲區，用4Kx4RAM芯片構成12KB工作區，地址線A15（高）~A0（低），請分別列出各芯片的片選邏輯式，加到各存儲器芯片的地址線是哪幾位？并且畫出粗框圖。2.某機器中，已知有一個地址空間為0000H~1FFFH的ROM區域（ROM芯片8K×8），現在再用RAM芯片（8K×4）形成一個16K×8的RAM區域，起始地址為2000H,假設RAM芯片有/CS和

/WE信號控制端。CPU地址總線為A15~A0,數據總線為D7~D0,控制總線為R/W,訪問存儲器信號/MREQ。回答：1）所需RAM芯片數=？2）所需ROM芯片數=？3）全譯碼方式，寫出地址分配與片選邏輯。4）畫出存儲器邏輯圖，并表明地址線、數據線、片選邏輯及讀寫控制線。2023/2/459第4章指令系統

1基本概念指令：控制計算機執行操作的命令。一條指令能夠完成某種基本操作。指令系統：一臺計算機所有指令的結合

CPU的任務：解釋執行指令代碼。指令字長：一條指令的位數（定長指令、變長指令）。

2023/2/4602指令格式指令格式:

操作碼

OP

操作數地址AD尋址方式：指令尋址和操作數尋址外設尋址端口尋址方式（端口與主存單獨編址）

統一映象方式（端口與主存統一編址）主存尋址寄存器尋址直接尋址變址尋址寄存器間址間接尋址相對尋址基地址尋址立即數尋址堆棧尋址2023/2/4613.OP操作碼指令操作碼OP：為了區別計算機系統指令，將每條代碼用一個唯一的二進制編碼表示其操作性質。操作碼格式：定長操作碼，擴展操作碼，方式碼（復合碼）定長操作碼：操作碼的長度與位置固定。擴展操作碼：操作碼的長度不固定，關鍵要給出擴展標志。2023/2/4624.地址碼ADAD:指令中要給出操作數的地址。顯地址：指令中給出存儲器單元號或者寄存器號。隱地址：指令中不給出操作數地址，由事先隱含約定在某個寄存器中或者在堆棧中。指令的地址結構：

1）四地址指令：

2）三地址指令：

3）二地址指令：

4）一地址指令：

5）零地址指令：

2023/2/4635.存儲結構計算機的信息（指令和數據）存放在存儲器的相應單元中。運算時，如何尋找存放這些信息的有效地址即尋址。尋址分為指令尋址和操作數尋址。存儲結構：操作數可能存放的位置？

a.CPU寄存器：

b.主存儲器：需要給出存儲器單元號碼。

c.堆棧：由SP給出棧頂單元地址，所以指令中不給出地址。

d.外存儲器：以數據塊為物理組織單位。軟件角度給出文件名存取。硬件角度需要給出外存信息（如驅動器號，磁頭號，圓柱面號，起始扇區號，傳送量等）。

e.I/O設備：2023/2/4646.尋址方式

尋址方式：確定本條指令的數據地址及下一條要執行的指令地址的方法。指令尋址和操作數尋址。在指令中給出的操作數的地址被稱為形式地址，使用形式地址信息按一定的規則計算出來的一個數值才是數據（或指令）的實際地址。在指令的操作數地址字段，可能要指出：

①運算器中的累加器的編號或專用寄存器名稱（編號）

②輸入/輸出指令中用到的I/O設備的端口地址

③內存儲器的一個存儲單元（或一I/O設備）的地址有多種基本尋址方式

和某些復合尋址方式,簡介如下:2023/2/465

寄存器尋址：計算機CPU的通用寄存器，用于存放操作數、操作數地址或中間結果。指令地址碼字段給出某一通用寄存器的編號，且所需的操作數就在這一寄存器中，這就是寄存器尋址方式；寄存器間接尋址：若該寄存器中存放的是操作數在內存儲器中所在單元的地址，這就是寄存器間接尋址方式。

立即數尋址：所需的一個操作數在指令的地址碼部分直接給出。適用于操作數固定（如常數、一次性使用的數據）

直接尋址：指令的地址碼字段直接給出所需的操作數

7、尋址方式2023/2/466

變址尋址：操作數的地址由指定的變址寄存器（由Reg指定）的內容和指令中的地址碼（Disp）相加得到。

相對尋址：用程序計數器PC作為變址寄存器。

間接尋址:指令的地址碼字段給出的內容既不是操作數，而是操作數（或指令）地址的地址。

基址尋址：操作數的地址由基址寄存器的內容和指令中的地址碼相加。

堆棧尋址：SP給出堆棧的棧頂（或次棧頂）地址7、尋址方式2023/2/467練習題1.何謂堆棧？說明堆棧指針SP的作用。2..如何在指令中表明尋址方式的類型？3.簡化指令地址結構的基本途徑是什么？4.舉例說明變址尋址方式的尋址過程。5.何為隱式I/0指令？其主要特點是什么？6.當指令字長一定時，如何減少地址段的位數？2023/2/468第五章復習題

本章主要討論

運算器CPU邏輯組成：控制器

數據通路結構CPU工作原理：指令的執行過程與外部設備的連接2023/2/4691CPU的組成CPU(中央處理單元）包括：運算器和控制器，是計算機的核心。計算機信息分為：數據流（數據信息）、控制流（指令信息、控制信息）。控制器是全機的指揮系統，它根據指令序列、外部請求、控制臺操作來協調全機工作（確定什么時間，什么條件發出哪些微命令）

1）對指令執行順序的控制。CPU的主要功能：2）對指令操作的控制（指令一組控制信號）

3）操作時序的控制

4）對數據加工處理1.CPU的組成：運算部件、寄存器、控制部件、內部總線、時序系統等組成。2023/2/4702寄存器設置根據需要設置數量不等的寄存器。用于數據處理的寄存器

通用寄存器組：一組可編程訪問的，具有多種功能的寄存器。暫存器：用于臨時存放數據，用戶不能訪問。用于控制的寄存器

指令寄存器IR:用于存放現在正在運行的指令，輸出產生操作控制命令系列。保存到指令執行完畢。一般為指令棧。

程序計數器PC:用于保存下一條指令的地址（指令計數器）

程序狀態字寄存器PSW:用作與主存的接口：MAR、MBR(用戶不能訪問）3.總線：一組能為多個部件分時共享的公共信息傳送線路2023/2/4714.微操作命令產生部件產生微操作的基本依據：時間（周期、節拍、脈沖信號）、指令代碼（OP、尋址碼、寄存器號）、狀態、外部請求產生微命令部件：組合邏輯控制器、微程序控制器。控制器的任務：決定在什么時間、根據什么條件發什么命令（脈沖、電平）。組合邏輯控制器：將時間信號、指令代碼、狀態、外部請求等作為輸入信號，通過邏輯電路進行譯碼或者信號擴展產生控制需要的微命令信號。微程序控制器：思路同工作程序，將各指令操作所需要的微命令事先寫入一個存儲器中（位于CPU內部，ROM，叫做CM），每步操作需要的微命令，從CM中取出后送往相應部件執行2023/2/4725.信息傳送控制方式1）串行鏈接方式2）程序查詢方式:CPU與外設交換信息，I/O準備期間，CPU不作任何其他工作，等待查詢外設狀態，外設準備好后，執行指令傳送數據。缺點：CPU效率低。3）程序中斷方式:程序中斷方式（中斷方式）：CPU暫停執行現在的程序，轉去執行中斷處理服務子程序，以處理某些隨機事件，處理完畢后自動恢復原程序執行。特點：處理隨機事件功能強（故障處理、硬件中斷、時鐘中斷、某事件告一段落等）。需要專門硬件管理。2023/2/4735.信息傳送控制方式4）DMA方式:DMA方式（直接存儲器存取方式）：直接依靠硬件在主存與I/O設備之間進行高速數據傳送。

DMA方式特點：進行簡單的高速數據傳送，不能處理復雜事務，數據傳送期間不需要CPU干預。CPU效率高。需要專門硬件管理

DMA初始化（CPU向DMA控制器）：

1）送出控制字。

2）送出主存緩沖區首地址。

3）數據交換量。2023/2/4746.時序控制方式與時序系統時序控制方式：指操作與時序信號之間的控制方式。

根據處理方式分：a)

同步控制方式.b)異步控制方式

c)聯合控制方式1)同步控制方式:各項操作受統一時序(由CPU或其他設備提供)控制特點：時鐘周期時間固定，各步操作的銜接、各部件之間的數據傳送受嚴格同步定時控制。2023/2/4756.時序控制方式與時序系統2)異步控制方式:各項操作按不同需要安排時間，不受統一時序控制。特點：不設立統一的時間間隔，各操作間的銜接和各部件之間的信息交換采用異步應答方式（申請、響應、詢問、應答）。3)聯合控制方式:聯合控制方式是采用同步與異步相結合的控制方式。2023/2/4767.同步控制的時序系統1）時序劃分層次：在同步控制方式中，常將時序劃分為幾個層次，稱為多級時序。一般有

a)指令周期：讀取并執行一條指令所需的時間。

b)工作周期（機器周期）：完成某段具體操作所需的時間（如取指、取操作數、執行）。

c)時鐘周期（節拍）：一個工作周期的操作可能由幾步完成，用節拍為其定時。節拍為同步控制的基本時間單位。

d)定時脈沖：時間周期確定了分配時間的階段。但是有的操作需要嚴格定時（如打入數據到某寄存器）。定時脈沖周期更換標志和打入數據操作。2023/2/4777.同步控制的時序系統2）同步控制時序設計：一是以訪內存為時間節拍（因為訪問內存時間長）；一是以訪問CPU為時間節拍，則訪問內存一個節拍內無法完成。？！2023/2/4783）多級時序劃分舉例二級時序舉例：

指令周期時鐘周期1......工作脈沖

::時鐘周期n......工作脈沖2023/2/4793）多級時序劃分舉例

b)三級時序舉例：工作周期1::工作周期n時鐘周期1......工作脈沖

::時鐘周期n......工作脈沖時鐘周期1......工作脈沖

::時鐘周期n......工作脈沖指令周期2023/2/4808.指令執行CPU的控制流程從宏觀上表示了指令的執行過程。從微觀上分析，每一條指令的執行過程可分解為一組操作序列。“操作”指功能部件的動作。“微操作”是指令序列中最基本的、不可再分割的動作。指令的執行可以分為三個階段：取指、取操作數和執行。而每個階段又由若干微操作序列構成。2023/2/4819.微命令設置1）ALU輸入選擇：

R0A、R0B、CB、......2）ALU功能選擇：

S3---S0、M、C03）移位功能選擇：

DM、左移、右移。4）打入脈沖：

CPR0、CPMAR、.......5）系統總線及主存有關微命令：

EMAR、SIR、SMBR等等。

R/W（讀寫控制）2023/2/48210.具體指令執行流程和操作時間表1）MOVE指令2）雙操作數指令2023/2/48311.微程序控制原理1.

基本原理將控制器所需要的微命令，以代碼（微碼）的形式編成微指令，存入ROM控制存儲器中。CPU執行指令時，從控制存儲器中取出微指令（其中包含的微命令控制有關操作）將各種機器指令的操作分解為若干微操作系列。每條微指令包含的微命令控制實現一步操作。若干條微指令組成一段微程序，解釋執行一條機器指令。

1）控制器邏輯組成:2）有關術語：機器指令，微指令，微命令，微操作，微周期，微程序2023/2/48411.微程序控制原理2.

微指令編碼方式直接控制法（不譯法）：控制字段的每一位就是一個微命令，直接對應于一種微操作。分段直接編譯法：將微指令分為若干小字段，各段獨立地通過譯碼電路譯碼（譯碼后為一種微命令）。分段原則：同類操作互斥微命令分為一組。分段間接編譯法：字段的含義與本字段有關，其他字段參與解釋。2023/2/4853.微程序的順序控制方式：初始微地址的形成：

1）取機器指令：公共操作（放在特定的單元：0#或者其他）

2）功能轉移：可以根據指令代碼轉換成微程序的入口地址。一級功能轉移：OP作為轉移地址低段:

多級功能轉移：一級功能轉移后，再由尋址方式進行二次轉移。由PLA電路譯碼實現功能轉移：后繼微地址的形成：找到微程序入口地址，取出微指令開始執行，后繼微地址根據微程序順序控制字段的規定形成后繼微地址。

1）增量方式：順序執行，跳步執行，轉移，轉子，返回。

2）斷定方式：給定部分D斷定條件A斷定條件B2023/2/486作業題一、簡答題1.何謂同步控制？何謂異步控制？3.各舉一例說明同步控制與異步控制的應用場合。4.何謂中斷？請說明它的適用場合。5.何謂DMA方式？請說明它的適用場合。6.微程序控制思想的基本要點是什么？2023/2/487設計題按模型機的數據通路，寫出下列各指令流程。1.寫出傳送指令MOVR0，（R1）的指令執行流程,并且列出指令執行階段的操作時間表。2.寫出傳送指令ADDx（R0），（R1）的指令執行流程，并且列出取源操作數第一節拍的操作時間表。2023/2/488第七章輸入/輸出系統計算機系統：CPU子