QUARTUS開發流程介紹(培訓)_第1頁
QUARTUS開發流程介紹(培訓)_第2頁
QUARTUS開發流程介紹(培訓)_第3頁
QUARTUS開發流程介紹(培訓)_第4頁
QUARTUS開發流程介紹(培訓)_第5頁
已閱讀5頁，還剩19頁未讀， 繼續免費閱讀

下載本文檔

版權說明：本文檔由用戶提供并上傳，收益歸屬內容提供方，若內容存在侵權，請進行舉報或認領

文檔簡介

QUARTUS開發流程介紹

1.設計輸入

2.約束輸入

3.編譯選項設置

4.編譯方式

5.編譯報告

6.QSYS組件

7.仿真

8.文件燒入

9.學習途徑

10.討論1.設計輸入設計輸入主要有以下兩種：硬件描述語言（verilogHDL;VHDL）圖形文件（BlockDiagram/SchematicFile）1.設計輸入BDF文件Verilog文件2.約束輸入——器件設置選擇所使用的器件型號：2.約束輸入——器件設置由于使用的配置芯片不是官方認證的EPCS，所以配置管腳需進行如下設置：2.約束輸入——管腳約束方式一：PinPlanner2.約束輸入——管腳約束方式二：TCL腳本注意特殊功能管腳的分配，如時鐘、復位等2.約束輸入——時序約束時序約束：sdc文件2.約束輸入——時序約束PLL的輸出時序也可進行設置，尤其是當外部有SDRAM時。3.編譯選項設置

不同的選項設置會導致不同的編譯結果及編譯時間3.編譯選項設置

TOOLS中的Advisor可提供設置推薦參考：4.編譯方式

除傳統的編譯方式外還提供漸進式編譯：4.編譯方式

Smart編譯不用每次從頭編譯從而節省編譯時間5.編譯報告——資源使用

如果資源裕量不足則需優化或跟換器件型號5.編譯報告——時序逼近

如果時序不滿足設計要求，則需返回至設計階段直至滿足為止6.QSYS組件7.仿真

8.文件燒入——方法1使用FlashProgrammer工具燒入，把quartus工程SOF文件以及軟件NIOS工程ELF文件都加入。8.文件燒入——方法2將SOF、ELF文件合并成一個.hex文件8.文件燒入——方法2將.hex文件轉換成JIC文件后，直接用quartus自帶的Programmer通過JTAG下載至配置芯片。9.學習途徑Altera中文論壇/index.aspxAltera知識庫/support/kdb/kdb-index.jsp在線培訓

溫馨提示

  • 1. 本站所有資源如無特殊說明，都需要本地電腦安裝OFFICE2007和PDF閱讀器。圖紙軟件為CAD,CAXA,PROE,UG,SolidWorks等.壓縮文件請下載最新的WinRAR軟件解壓。
  • 2. 本站的文檔不包含任何第三方提供的附件圖紙等，如果需要附件，請聯系上傳者。文件的所有權益歸上傳用戶所有。
  • 3. 本站RAR壓縮包中若帶圖紙，網頁內容里面會有圖紙預覽，若沒有圖紙預覽就沒有圖紙。
  • 4. 未經權益所有人同意不得將文件中的內容挪作商業或盈利用途。
  • 5. 人人文庫網僅提供信息存儲空間，僅對用戶上傳內容的表現方式做保護處理，對用戶上傳分享的文檔內容本身不做任何修改或編輯，并不能對任何下載內容負責。
  • 6. 下載文件中如有侵權或不適當內容，請與我們聯系，我們立即糾正。
  • 7. 本站不保證下載資源的準確性、安全性和完整性, 同時也不承擔用戶因使用這些下載資源對自己和他人造成任何形式的傷害或損失。

評論

0/150

提交評論