第5章

存儲系統1本章主要內容微型機的存儲系統、分類及其特點半導體存儲芯片的外部特性及其與系統的連接存儲器擴展技術高速緩存25.1概述內容：微型機的存儲系統半導體存儲器的基本概念存儲器的分類及其特點兩類半導體存儲器的主要區別3微型機的存儲系統將兩個或兩個以上速度、容量和價格各不相同的存儲器用硬件、軟件或軟硬件相結合的方法組織起來這樣就構成了計算機的存儲系統。系統的存儲速度接近最快的存儲器，容量接近最大的存儲器。4微型機的存儲系統Cache存儲系統解決速度問題虛擬存儲系統解決容量問題高速緩沖存儲器主存儲器主存儲器磁盤存儲器5存儲器的層次結構微機擁有不同類型的存儲部件由上至下容量越來越大，但速度越來越慢寄存器堆高速緩存主存儲器聯機外存儲器脫機外存儲器快慢小大容量速度CPU內核6兩大類——內存、外存內存——存放當前運行的程序和數據。特點：快，容量小，隨機存取，CPU可直接訪問。通常由半導體存儲器構成RAM、ROM外存——存放非當前使用的程序和數據。特點：慢，容量大，順序存取/塊存取。需調入內存后CPU才能訪問。通常由磁、光存儲器構成，也可以由半導體存儲器構成磁盤、磁帶、CD-ROM、DVD-ROM、固態盤7半導體存儲器

由能夠表示二進制數“0”和“1”的、具有記憶功能的一些半導體器件組成。如觸發器、MOS管的柵極電容等。能存放一位二進制數的器件稱為一個存儲元。若干存儲元構成一個存儲單元。8內存儲器的分類內存儲器隨機存取存儲器（RAM）RandomAccessMemory只讀存儲器（ROM）ReadOnlyMemory9隨機存取存儲器（RAM）RAM靜態存儲器（SRAM）StaticRAM動態存儲器（DRAM）DynamicRAM10只讀存儲器（ROM）只讀存儲器掩模ROM一次性可寫ROMEPROMEEPROM11存儲器的主要技術指標存儲容量：存儲單元個數M×每單元位數N存取時間：從啟動讀(寫)操作到操作完成的時間存取周期：兩次獨立的存儲器操作所需間隔的最小時間平均故障間隔時間MTBF（可靠性）功耗：動態功耗、靜態功耗125.2隨機存取存儲器要求掌握：SRAM與DRAM的主要特點幾種常用存儲器芯片及其與系統的連接存儲器擴展技術13一、靜態存儲器SRAM特點：用雙穩態觸發器存儲信息。速度快（<5ns），不需刷新，外圍電路比較簡單，但集成度低（存儲容量小，約1Mbit/片），功耗大。在PC機中，SRAM被廣泛地用作高速緩沖存儲器Cache。對容量為M*N的SRAM芯片，其地址線數=㏒2M；數據線數=N。反之，若SRAM芯片的地址線數為K，則可以推斷其單元數為2K個。14典型SRAM芯片CMOSRAM芯片6264（8K*8）：

主要引腳功能工作時序與系統的連接使用15SRAM6264芯片6264外部引線圖邏輯符號：6264D7-D0A12-A0OEWECS1CS2166264芯片的主要引線地址線：A0～A12數據線：D0～D7輸出允許信號：OE寫允許信號：WE選片信號：CS1、CS2176264的工作過程讀操作寫操作

寫操作的工作時序186264芯片與系統的連接D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMR譯碼電路高位地址信號D0~D7??????19譯碼電路將輸入的一組二進制編碼變換為一個特定的控制信號，即：將輸入的一組高位地址信號通過變換，產生一個有效的控制信號，用于選中某一個存儲器芯片，從而確定該存儲器芯片在內存中的地址范圍。20全地址譯碼用全部的高位地址信號作為譯碼信號，使得存儲器芯片的每一個單元都占據一個唯一的內存地址。存儲器芯片譯碼器低位地址高位地址全部地址片選信號21全地址譯碼例6264芯片的地址范圍：F0000H~F1FFFH111100000……00~111100011……11A19A18A17A16A15A14A13&≥1#CS1A12～A0D7～D0高位地址線全部參加譯碼6264A12-A0D7-D0#OE#WE22部分地址譯碼用部分高位地址信號（而不是全部）作為譯碼信號，使得被選中得存儲器芯片占有幾組不同的地址范圍。下例使用高5位地址作為譯碼信號，從而使被選中芯片的每個單元都占有兩個地址，即這兩個地址都指向同一個單元。23部分地址譯碼例同一物理存儲器占用兩組地址：

F0000H~F1FFFHB0000H~B1FFFH

A18不參與譯碼A19A17A16A15A14A13&≥1到6264CS124應用舉例將SRAM6264芯片與系統連接，使其地址范圍為：38000H~39FFFH和78000H~79FFFH。選擇使用74LS138譯碼器構成譯碼電路

Y0#G1Y1#G2AY2#G2BY3#Y4#AY5#BY6#CY7#片選信號輸出譯碼允許信號地址信號（接到不同的存儲體上）74LS138邏輯圖：2574LS138的真值表：（注意：輸出低電平有效）可以看出，當譯碼允許信號有效時，Yi是輸入A、B、C的函數，即Y=f(A,B,C)11111111XXX其他值0111111111110010111111110100110111111011001110111110010011110111011100111110110101001111110100110011111110000100Y7Y6Y5Y4Y3Y2Y1Y0CBAG1G2AG2B26應用舉例(續):D0~D7A0A12???WEOECS1CS2???A0A12MEMWMEMRD0~D7G1G2AG2BCBA&&A19A14A13A17A16A15+5VY0下圖中A18不參與譯碼，故6264的地址范圍為：38000H~39FFFH78000H~79FFFH626427二、動態隨機存儲器DRAM特點：DRAM是靠MOS電路中的柵極電容來存儲信息的，由于電容上的電荷會逐漸泄漏，需要定時充電以維持存儲內容不丟失（稱為動態刷新），所以動態RAM需要設置刷新電路，相應外圍電路就較為復雜。刷新定時間隔一般為幾微秒～幾毫秒DRAM的特點是集成度高（存儲容量大，可達1Gbit/片以上），功耗低，但速度慢（10ns左右），需要刷新。DRAM在微機中應用非常廣泛，如微機中的內存條（主存）、顯卡上的顯示存儲器幾乎都是用DRAM制造的。28常見DRAM的種類：SDRAM（SynchronousDRAM）——它在1個CPU時鐘周期內可完成數據的訪問和刷新，即可與CPU的時鐘同步工作。SDRAM的工作頻率目前最大可達150MHz，存取時間約為5～10ns，最大數據率為150MB/s，是當前微機中流行的標準內存類型。RDRAM（RambusDRAM）——是由Rambus公司所開發的高速DRAM。其最大數據率可達1.6GB/s。DDRDRAM（DoubleDataRateDRAM）——是對SDRAM的改進，它在時鐘的上升沿和下降沿都可以傳送數據，其數據率可達200-800MB/s。主要應用在主板和高速顯示卡上。RAM的3個特性：1）可讀可寫，非破壞性讀出，寫入時覆蓋原內容。2）隨機存取，存取任一單元所需的時間相同。3）易失性（或揮發性）。當斷電后，存儲器中的內容立即消失。29典型DRAM芯片2164A2164A：64K×1采用行地址和列地址來確定一個單元；行列地址分時傳送，共用一組地址線；地址線的數量僅為同等容量SRAM芯片的一半。行地址10001000列地址30主要引線RAS：行地址選通信號，用于鎖存行地址；CAS：列地址選通信號。地址總線上先送上行地址，后送上列地址，它們分別在RAS和CAS有效期間被鎖存在地址鎖存器中。

DIN：數據輸入DOUT：數據輸出WE=0數據寫入WE=1數據讀出WE：寫允許信號31工作原理三種操作：數據讀出數據寫入刷新參見工作時序圖（教材p208---p209）32刷新將存放于每位中的信息讀出再照原樣寫入原單元的過程——刷新刷新的時序圖332164A在系統中的連接

見教材p210圖5-1834三、存儲器擴展技術位擴展——擴展每個存儲單元的位數字擴展——擴展存儲單元的個數字位擴展——二者的綜合用多片存儲芯片構成一個需要的內存空間，它們在整個內存中占據不同的地址范圍，任一時刻僅有一片（或一組）被選中。35位擴展存儲器的存儲容量等于：

單元數×每單元的位數當構成內存的存儲器芯片的字長小于內存單元的字長時，就要進行位擴展，使每個單元的字長滿足要求。字節數字長36位擴展例用8片2164A芯片構成64KB存儲器。2164A:64Kx1，需8片構成64Kx8（64KB）LS138A8~A192164A2164A2164ADBABD0D1D7A0~A7…譯碼輸出讀寫信號A0~A19D0~D7A0~A7A0~A737位擴展方法：

將每片的地址線、控制線并聯，數據線分別引出。位擴展特點：存儲器的單元數不變，位數增加。38字擴展地址空間的擴展。芯片每個單元中的字長滿足，但單元數不滿足。擴展原則：每個芯片的地址線、數據線、控制線并聯，僅片選端分別引出，以實現每個芯片占據不同的地址范圍。39字擴展例用兩片64K×8位的SRAM芯片構成容量為128KB的存儲器40字位擴展根據內存容量及芯片容量確定所需存儲芯片數；進行位擴展以滿足字長要求；進行字擴展以滿足容量要求。若已有存儲芯片的容量為L×K，要構成容量為M×N的存儲器，需要的芯片數為：（M/L）×（N/K）41字位擴展例用4K×1位的芯片組成16KB的存儲器。擴成4KB——8片再擴成16KB——4*8=32片地址線需14根（A0-A13），其中12根（A0-A11）用于片內尋址，2根（A12，A13）用于片選譯碼。連接圖。注意：以上的例子中所需的地址線數并未從系統整體上考慮。在實際系統中，總線中的地址線數往往要多于所需的地址線數，這時除片內尋址的低位地址線(即片內地址線)外，剩余的高位地址線一般都要用于片選譯碼。

428088系統中存儲器的連接使用方法存儲器與8088系統總線的連接的要點是：存儲器的地址范圍？根據要求的地址范圍可確定用哪幾根地址線進行片選，哪幾根地址線做片內尋址以及如何進行片選譯碼。系統總線上與存儲器有關的信號線有哪些？熟悉與存儲器有關的總線信號和存儲芯片引腳的功能。譯碼電路的構成（譯碼器的連接方法）系統地址空間一般比存儲芯片的容量大（即總線中的地址線數多于存儲芯片的地址線數），物理內存實際只占用系統地址空間的一小塊區域。把物理內存分配到系統地址空間的哪一塊區域，取決于如何進行地址譯碼。438088系統中存儲器連接涉及到的總線信號包括：地址線A19-A0數據線D7-D0存儲器讀信號MEMR#存儲器寫信號MEMW#需要考慮的存儲芯片引腳地址線An-1-A0：接地址總線的An-1-A0數據線D7-D0：接數據總線的D7-D0片選信號CS#(CE#)

(可能有多根)：接地址譯碼器的片選輸出輸出允許OE#(有時也稱為讀出允許)：接MEMR#寫入允許WE#：接MEMW#44*補充：8086的16位存儲器接口數據總線為16位，但存儲器按字節進行編址用兩個8位的存儲體(BANK)構成16位BANK1奇數地址BANK0偶數地址D15-D0D7-D0D15-D8A19-A0譯碼器控制信號體選信號和讀寫控制如何產生？如何連接？45*8086的16位存儲器接口讀寫數據有以下幾種情況：讀寫從偶數地址開始的16位的數據讀寫從奇數地址開始的16位的數據讀寫從偶數地址開始的8位的數據讀寫從奇地址開始的8位的數據8086讀寫16位數據的特點：讀16位數據時會讀兩次，每次8位。讀高字節時BHE=0，A0=1；讀低字節時BHE=1，A0=0每次只使用數據線的一半：D15-D8或D7-D0寫16位數據時一次寫入。BHE和A0同時為0同時使用全部數據線D15～D046*8086的16位存儲器接口兩種譯碼方法獨立的存儲體譯碼器每個存儲體用一個譯碼器；缺點：電路復雜，使用器件多。獨立的存儲體寫選通譯碼器共用，但為每個存儲體產生獨立的寫控制信號但無需為每個存儲體產生獨立的讀信號，因為8086每次僅讀1字節。對于字，8086會連續讀2次。電路簡單，節省器件。471）獨立的存儲體譯碼器D15-D9D8-D0高位存儲體(奇數地址)低位存儲體(偶數地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#Y0#Y7#CBAA19A18A17CBAA19A18A17CS#G1G2A#G2B#G1G2A#G2B#OE#WE#OE#WE#MEMR#MEMW#BHE#A0VccVcc注意這些信號線的連接方法MEMW#信號同時有效，但只有一個存儲體被選中讀16位數據時每個體被選中幾次？482）獨立的存儲體寫選通D15-D9D8-D0高位存儲體(奇數地址)低位存儲體(偶數地址)A16-A1A15-A0A15-A0D7-D0D7-D064KB×8片64KB×8片CS#Y0#Y7#CBAA19A18A17CS#G1G2A#G2B#OE#WE#OE#WE#MEMR#BHE#A0VccGNDMEMW#≥1≥1每個存儲體用不同的讀控制信號讀16位數據時每個體被選中幾次？495.3只讀存儲器（ROM）掩模ROM一次性可寫ROM可讀寫ROM分類EPROM（紫外線擦除）EEPROM（電擦除）50一、EPROM特點：可多次編程寫入；掉電后內容不丟失；內容的擦除需用紫外線擦除器。51EPROM27648K×8bit芯片，其引腳與SRAM6264完全兼容地址信號：A0~A12數據信號：D0~D7輸出信號：OE片選信號：CE編程脈沖輸入：PGM522764的工作方式數據讀出編程寫入擦除標準編程方式快速編程方式編程寫入的特點：每出現一個編程負脈沖就寫入一個字節數據工作方式53二、EEPROM（E2PROM）特點：可在線編程寫入；掉電后內容不丟失；電可擦除。54典型E2PROM芯片98C64A8K×8bit芯片13根地址線（A0~A12）8位數據線（D0~D7）輸出允許信號（OE）寫允許信號（WE）選片信號（CE）狀態輸出端（READY/BUSY）55工作方式數據讀出編程寫入擦除字節寫入：每一次BUSY正脈沖寫入一個字節自動頁寫入：每一次BUSY正脈寫入一頁（1~32字節）字節擦除：一次擦除一個字節片擦除：一次擦除整片56E2PROM的應用可通過編寫程序實現對芯片的讀寫，但每寫入一個字節都需判斷READY/BUSY端的狀態，僅當該端為高電平時才可寫入下一個字節。57四、閃速E2PROM特點：通過向內部控制寄存器寫入命令的方法來控制芯片的工作方式，而非用引腳的信號來控制芯片的工作。應用

BIOS，便攜式閃存硬盤58工作方式數據讀出編程寫入擦除讀單元內容讀內部狀態寄存器內容讀芯片的廠家及器件標記數據寫入，寫軟件保護字節擦除，塊擦除，片擦除擦除掛起595.4高速緩存（Cache)了解：Cache的基本概念；基本工作原理；命中率；Cache的分級體系結構601）為什么需要高速緩存？CPU工作速度與內存工作速度不匹配例如，800MHz的PIIICPU的一條指令執行時間約為1.25ns，而133MHz的SDRAM存取時間為7.5ns，即83%的時間CPU都處于等待狀態，運行效率極低。解決：CPU插入等待周期——降低了運行速度；采用高速RAM——成本太高；在CPU和RAM之間插入高速緩存——成本上升不多、但速度可大幅度提高。612）工作原理基于程序執行的兩個特征：程序訪問的局部性：過程、循環、子程序。數據存取的局部性：數據相對集中存儲。存儲器的訪問相對集中的特點使得我們可以把頻繁訪問的指令、數據存放在速度非常高（與CPU速度相當）的SRAM——高速緩存CACHE中。需要時就可以快速地取出。62DBCPUCache控制部件CacheRAMAB①送主存地址②檢索(用主存地址作為關鍵字,查找CAM)—前提：每次訪問的主存地址都保留在CAM內。CAM—ContentAccessMemory③命中則發出讀Cache命令,從Cache取數據④不命中則發出讀RAM命令,從RAM取數據Cache的工作原理圖示63取指令、數據時先到CACHE中查找：找到（稱為命中）——直接取出使用；沒找到——到RAM中取，并同時存放到CACHE中，以備下次使用。只要命中率相當高，就可以大大提高CPU的運行效率，減少等待。現代計算機中CACHE的命中率都在90%以上。命中率影響系統的平均存取速度系統的平均存取速度≈

Cache存取速度×命中率+RAM存取速度×不命中率64例如：RAM的存取時間為8ns，CACHE的存取時間為1ns，CACHE的命中率為90%。則存儲器整體訪問時間由沒有CACHE的8ns減少為： 1ns×90%+8ns×10%=1.7ns速度提高了近4倍。在一定的范圍內，Cache越大，命中率就越高，但相應成本也相應提高Cache與內存的空間比一般為112865*Cache系統有三個需要解決的主要問題：主存—Cache地址變換解決：把Cache與主存都分成大小相同的頁（若主存容量為2n，Cache容量為2m，頁的大小為2p（即頁內地址有p位），則主存的頁號共有(n-p)位，Cache頁號共有(m-p)位）這樣，主存—Cache地址變換，就是如何把主存頁映射到Cache頁上（即只映射頁號）。全相連映射——主存任意頁可映射到Cache的任意頁。這需要有一個很大的頁號映射表（共有2m-p項），放在CAM存儲器中。昂貴，但沖突小。直接映射——主存頁號B與Cache頁號b滿足關系：b=Bmod2m-p例如：主存0、4、8、12，…頁映射到Cache的0頁，主存1、5、9、13，…映射到Cache的1頁，依此類推。不需要頁號映射表，但沖突概率高。組相連映射——把頁分組，然后結合上面兩種方法：組間直接映射，組