P.1計算機系統(tǒng)綜合課程設計主講 楊全勝東南大學計算機科學與工程學院課程簡介與小實驗P.2課程設計的總目標利用前三年所學各門課知識，通過團隊合作，設計和實現一個自己的嵌入式計算機系統(tǒng)-Minisys-1(A)SoC初步學會SOC的設計與開發(fā)，了解一個工程項目的開發(fā)過程初步理解軟件、硬件協同設計能夠閱讀和理解英文原版資料P.3課程設計的內容小實驗（短學期第3周）學會Verilog語言和Vivado開發(fā)包的使用按要求設計一個簡單系統(tǒng)并下板驗證課程設計（短學期第4周和長學期）利用EDA與IP核開發(fā)技術，設計一個帶有MiniSys-1(A)指令集的CPU核與若干接口部件核的SOC芯片，并為該SOC提供原始的BIOS、一個miniSys匯編器或MiniC編譯器以及一個帶全屏編輯的IDE。P.4本課程直接涵蓋的知識點硬件類軟件類CPU及整機設計（計算機組成原理）BIOS與接口驅動程序設計模擬電路、數字邏輯電路設計嵌入式系統(tǒng)SOC芯片設計計算機系統(tǒng)結構外圍接口電路設計操作系統(tǒng)編譯系統(tǒng)數據庫數據結構C++JAVA離散數學計算機系統(tǒng)綜合設計電子商務多媒體技術…算法設計、數值分析、信號與系統(tǒng)、計算機理論課程、數學基礎課程匯編語言軟件工程C#…課程設計平臺DigilentNexys4TM開發(fā)板P.5課程設計平臺DigilentNexys4TM開發(fā)板P.6課程設計平臺XilinxVivado開發(fā)套件P.7小實驗要求用Verilog語言設計一個小的系統(tǒng)，包含：一個時鐘分頻器，將系統(tǒng)提供的100MHz時鐘降頻到1Hz一個在0到7之間反復循環(huán)的計數器，將當前計數值輸出一個38譯碼器，C/B/A端接計數器輸出，Y0~Y7接板上LEDs的低8位一個數據寬度為4的4選1多路選擇器一個8位的7段數碼管控制器P.8小實驗要求驗收形式所有功能下板驗收（2人一組）驗收的功能：利用分頻器、計數器和38譯碼器，讓板上LEDs的低8位（LD7~LD0)以1秒為周期做跑馬燈每次亮一個LED燈，下個周期亮下一個LED燈，始終循環(huán)左移P.9小實驗要求驗收的功能：利用多路選擇器完成下列功能用slideswitch的高12位SW15~SW4每4位一組，形成三組輸入數據，利用slideswitch的最低2位作為選擇輸入，在LEDs的高4位（LD15~LD12）上做如下顯示SW1~SW0=00，LD15~LD12=全滅SW1~SW0=01，LD15~LD12=SW7~SW4SW1~SW0=10，LD15~LD12=SW11~SW8SW1~SW0=11，LD15~LD12=SW15~SW12P.10小實驗要求驗收的功能：利用多路選擇器、分頻器和數碼管開關完成下列功能用SW2作為開關，SW2撥下去（0）關閉數碼管顯示，撥上去后，8個數碼管以1秒為周期做跑馬燈運動，每次亮一個（從右到左循環(huán)顯示）顯示如下SW1~SW0=00，數碼管顯示0.(含小數點）SW1~SW0=01，數碼管顯示SW7~SW4的16進制值和小數點SW1~SW0=10，數碼管顯示SW11~SW8的16進制值和小數點SW1~SW0=11，數碼管顯示SW15~SW12的16進制值和小數點P.11小實驗的安排課程設計安排

每2人一組通過Vivado視頻教程和Nexys4_RM_VB1_Final_3.p