第4章組合邏輯電路

概述組合邏輯電路中的競(jìng)爭(zhēng)冒險(xiǎn)數(shù)值比較器數(shù)據(jù)選擇器譯碼器和數(shù)據(jù)分配器編碼器組合邏輯電路的分析和設(shè)計(jì)本章小結(jié)加法器主要要求：

掌握組合邏輯電路和時(shí)序邏輯電路的概念。

掌握組合邏輯電路的特點(diǎn)，了解其描述方法。4.1

概述指任一時(shí)刻的輸出只取決于同一時(shí)刻輸入狀態(tài)的組合，而與電路原有的狀態(tài)無關(guān)的電路。

數(shù)字電路根據(jù)邏輯功能特點(diǎn)的不同分為組合邏輯電路時(shí)序邏輯電路指任一時(shí)刻的輸出不僅取決于同一時(shí)刻輸入信號(hào)的組合，而且與電路原有的狀態(tài)有關(guān)的電路。一、組合邏輯電路的概念

組合邏輯電路的邏輯功能特點(diǎn)：沒有存儲(chǔ)和記憶功能。

組合電路的組成特點(diǎn)：

由門電路構(gòu)成，不含記憶單元，只存在從輸入到輸出的通路，沒有反饋回路。組合電路的描述方法主要有邏輯表達(dá)式、真值表、卡諾圖和邏輯圖等。二、組合邏輯電路的特點(diǎn)與描述方法

主要要求：掌握組合邏輯電路分析方法與設(shè)計(jì)方法。4.2組合邏輯電路的分析和設(shè)計(jì)4.2.1組合邏輯電路的分析分析思路：基本步驟：根據(jù)給定邏輯電路，找出輸出、輸入間的邏輯關(guān)系，從而確定電路的邏輯功能。根據(jù)給定邏輯圖寫出輸出邏輯式，并進(jìn)行必要的化簡(jiǎn)。列真值表分析邏輯功能輸出11001100YBA輸入00111

00

111[例4.2.1]分析下圖所示邏輯電路的功能。解：(1)寫出輸出邏輯函數(shù)式(3)分析邏輯功能(2)列邏輯函數(shù)真值表

通過分析真值表可知：當(dāng)A、B輸入的狀態(tài)不同時(shí)，輸出Y=1；當(dāng)A、B輸入的狀態(tài)相同時(shí)，輸出Y=0；因此，圖示電路具有異或功能，為異或門。Y3ABYY1Y2Y2YY1Y3ABCYY1DY2[例4.2.2]分析下圖所示電路的邏輯功能。解：(1)寫出輸出邏輯函數(shù)式Y(jié)Y1(3)分析邏輯功能

通過分析真值表可知：在A、B、C、D4個(gè)輸入信號(hào)中，輸入1的個(gè)數(shù)為偶數(shù)時(shí)，輸出為1，否則輸出為0。因此，電路為四位偶校驗(yàn)器。Y2Y1=AB+AB=A⊙BY2=CD+CD=C⊙DY=Y1⊙

Y2=A⊙B⊙C⊙D(2)列邏輯函數(shù)真值表1111111001011100110111110011010110110001011001001010000101011101000110100101001000101111100001010000110001110000YY2Y1DCBA11111111110011100010110010011000110100101011111001110000由Si表達(dá)式可知，當(dāng)輸入有奇數(shù)個(gè)1時(shí)，Si

=1，否則Si=0。[例]分析下圖所示邏輯電路的邏輯功能。解：(2)列真值表(1)寫出輸出邏輯函數(shù)式AiBiCi-1CiSiAiBiCi-10100

0111

10

1

1

1

111110000由Ci-1表達(dá)式可畫出其卡諾圖為11101000列出真值表111011101001110010100000CiSiCi-1BiAi輸出輸入[例]分析下圖電路的邏輯功能。解：(2)列真值表(1)寫出輸出邏輯函數(shù)式AiBiCi-1CiSi(3)分析邏輯功能將兩個(gè)一位二進(jìn)制數(shù)Ai、Bi

與低位來的進(jìn)

位Ci-1相加，Si為本位和，Ci為向高位產(chǎn)生的

進(jìn)位。實(shí)現(xiàn)這種功能的電路稱為全加器。1111000011101000111011101001110010100000CiSiCi-1BiAi輸出輸入4.2.2組合邏輯電路的設(shè)計(jì)

設(shè)計(jì)思路：基本步驟：分析給定邏輯要求，設(shè)計(jì)出能實(shí)現(xiàn)該功能的組合邏輯電路。分析設(shè)計(jì)要求并列出真值表→求最簡(jiǎn)輸出邏輯式→畫邏輯圖。首先分析給定問題，弄清楚輸入變量和輸出變量是哪些，并規(guī)定它們的符號(hào)與邏輯取值(即規(guī)定它們何時(shí)取值0，何時(shí)取值1)

。然后分析輸出變量和輸入變量間的邏輯關(guān)系，列出真值表。根據(jù)真值表用代數(shù)法或卡諾圖法求最簡(jiǎn)與-或式，然后根據(jù)題中對(duì)門電路類型的要求，將最簡(jiǎn)與-或式變換為要求門類型對(duì)應(yīng)的最簡(jiǎn)式。

一、基本設(shè)計(jì)步驟設(shè)三個(gè)閥門為A、B、C，其開通時(shí)取值為1，關(guān)閉時(shí)取值為0；輸出為Y，發(fā)出正常工作信號(hào)時(shí)為1，否則為0。由此得真值表如右。[例4.2.3]在三個(gè)閥門中,有兩個(gè)或三個(gè)閥門開通時(shí)，才能輸出正常工作信號(hào)；否則輸出信號(hào)不正常，試設(shè)計(jì)一個(gè)能輸出正常信號(hào)的邏輯電路。解：(1)分析設(shè)計(jì)要求，列出真值表

二、設(shè)計(jì)舉例1.單輸出組合邏輯電路的設(shè)計(jì)

1111110010100000YCBA輸出輸入10001100100111110(3)根據(jù)輸出邏輯式畫邏輯圖YABC(2)化簡(jiǎn)輸出函數(shù)，Y=AB+BC+ACABC0100

0111

10

1

1

1

1

0

0

0

0并求最簡(jiǎn)與非式=AB+BC+AC=AB·BC·AC方案一：用與門和或門實(shí)現(xiàn)(3)根據(jù)輸出邏輯式畫邏輯圖YABC(2)化簡(jiǎn)輸出函數(shù)，Y=AB+BC+ACABC0100

0111

10

1

1

1

1

0

0

0

0并求最簡(jiǎn)與非式=AB+BC+AC=AB·BC·AC方案二：用與非門實(shí)現(xiàn)(3)根據(jù)輸出邏輯式畫邏輯圖YABC(2)采用圈0的方法求得與-或-非式和或非-或非式ABC0100

0111

10

1

1

1

1

0

0

0

0方案三：用與或非門實(shí)現(xiàn)(3)根據(jù)輸出邏輯式畫邏輯圖YABC(2)采用圈0的方法求得與-或-非式和或非-或非式ABC0100

0111

10

1

1

1

1

0

0

0

0方案四：用或非門實(shí)現(xiàn)解：[例4.2.4]試設(shè)計(jì)一個(gè)將8421BCD碼變換成余3BCD碼的代碼轉(zhuǎn)換電路。(1)分析設(shè)計(jì)要求，列真值表。2.多輸出組合邏輯電路的設(shè)計(jì)輸入輸出×××1111×××0111×××1011×××0011×××1101×××01010111001101000110111100010110001101011000101101100010010001010001000000Y2Y3A0A1A2A3Y0Y1××××××0101010101由題意可知該電路有4個(gè)輸入端和4個(gè)輸出端。輸入為8421BCD碼，用A3、A2、A1、A0表示，1010～1111六種組合不會(huì)出現(xiàn)，作任意項(xiàng)處理，這對(duì)獲得最簡(jiǎn)輸出邏輯函數(shù)是有利的。輸出為余3BCD碼，用Y3、Y2、Y1、Y0表示。由此可列出真值表。A3A2A1A00001111000011110m15

m9

m7

m6

m5

m4

m2

m0

1

1

10

1

0

0

×

×

1

×

×

×

×

0

0解：(2)根據(jù)真值表填卡諾圖，求出最簡(jiǎn)輸出函數(shù)。[例]試設(shè)計(jì)一個(gè)將8421BCD碼變換成余3BCD碼的代碼轉(zhuǎn)換電路。(1)分析設(shè)計(jì)要求，列真值表。2.多輸出組合邏輯電路的設(shè)計(jì)輸入輸出×××1111×××0111×××1011×××0011×××1101×××01010111001101000110111100010110001101011000101101100010010001010001000000Y2Y3A0A1A2A3Y0Y1××××××0101010101A3A2A1A00001111000011110m15

m9

m7

m6

m5

m4

m2

m0

1

0

10

0

1

0

×

×

1

×

×

×

×

0

1解：(2)根據(jù)真值表填卡諾圖，求出最簡(jiǎn)輸出函數(shù)。[例]試設(shè)計(jì)一個(gè)將8421BCD碼變換成余3BCD碼的代碼轉(zhuǎn)換電路。(1)分析設(shè)計(jì)要求，列真值表。2.多輸出組合邏輯電路的設(shè)計(jì)A1⊙A0輸入輸出×××1111×××0111×××1011×××0011×××1101×××01010111001101000110111100010110001101011000101101100010010001010001000000Y2Y3A0A1A2A3Y0Y1××××××0101010101A3A2A1A00001111000011110m15

m9

m7

m6

m5

m4

m2

m0

0

1

10

0

0

1

×

×

0

×

×

×

×

1

1解：(2)根據(jù)真值表填卡諾圖，求出最簡(jiǎn)輸出函數(shù)。[例]試設(shè)計(jì)一個(gè)將8421BCD碼變換成余3BCD碼的代碼轉(zhuǎn)換電路。(1)分析設(shè)計(jì)要求，列真值表。2.多輸出組合邏輯電路的設(shè)計(jì)輸入輸出×××1111×××0111×××1011×××0011×××1101×××01010111001101000110111100010110001101011000101101100010010001010001000000Y2Y3A0A1A2A3Y0Y1××××××0101010101A3A2A1A00001111000011110m15

m9

m7

m6

m5

m4

m2

m0

0

0

01

1

1

1

×

×

1

×

×

×

×

0

0解：(2)根據(jù)真值表填卡諾圖，求出最簡(jiǎn)輸出函數(shù)。[例]試設(shè)計(jì)一個(gè)將8421BCD碼變換成余3BCD碼的代碼轉(zhuǎn)換電路。(1)分析設(shè)計(jì)要求，列真值表。2.多輸出組合邏輯電路的設(shè)計(jì)輸入輸出×××1111×××0111×××1011×××0011×××1101×××01010111001101000110111100010110001101011000101101100010010001010001000000Y2Y3A0A1A2A3Y0Y1××××××0101010101解：(2)根據(jù)真值表填卡諾圖，求出最簡(jiǎn)輸出函數(shù)。[例]試設(shè)計(jì)一個(gè)將8421BCD碼變換成余3BCD碼的代碼轉(zhuǎn)換電路。(1)分析設(shè)計(jì)要求，列真值表。2.多輸出組合邏輯電路的設(shè)計(jì)(3)畫邏輯圖。A1⊙A0主要要求：

掌握加法器的邏輯功能及應(yīng)用。4.3

加法器HalfAdder，簡(jiǎn)稱HA。它只將兩個(gè)1位二進(jìn)制數(shù)相加，而不考慮低位來的進(jìn)位。1011010101100000CSBA輸出輸入ABSCCO∑4.3.1半加器和全加器

一、半加器1111110BA輸入CS輸出00解：(2)求最簡(jiǎn)輸出函數(shù)式C

=A

B(3)畫邏輯圖0101011000[例]試用門電路設(shè)計(jì)半加器電路。將兩個(gè)1位二進(jìn)制數(shù)相加，而不考慮低位進(jìn)位的運(yùn)算電路，稱為半加器。SCAB(1)分析設(shè)計(jì)要求，列真值表。BA輸入CS輸出相加的兩個(gè)數(shù)本位和向高位的進(jìn)位FullAdder，簡(jiǎn)稱FA。能將本位的兩個(gè)二進(jìn)制數(shù)和鄰低位來的進(jìn)位數(shù)進(jìn)行相加。1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入AiBiSiCiCO∑CICi-1設(shè)在第i位兩個(gè)二進(jìn)制數(shù)相加。

二、全加器解：[例]試用門電路設(shè)計(jì)一個(gè)1位全加器電路。將兩個(gè)多位二進(jìn)制數(shù)相加時(shí)，除考慮本位兩個(gè)二進(jìn)制數(shù)相加外，還應(yīng)考慮相鄰低位來的進(jìn)位數(shù)相加的運(yùn)算電路，稱為全加器。(1)分析設(shè)計(jì)要求，列真值表。1111110011101010100110110010100110000000CiSiCi-1BiAi輸出輸入(2)求最簡(jiǎn)輸出函數(shù)式011110111101解：(2)求最簡(jiǎn)輸出函數(shù)式(3)畫邏輯圖[例]試用門電路設(shè)計(jì)一個(gè)1位全加器電路。(1)分析設(shè)計(jì)要求，列真值表。SiCiAiBiCi-1實(shí)現(xiàn)多位二進(jìn)制數(shù)加法運(yùn)算的電路其低位進(jìn)位輸出端依次連至相鄰高位的進(jìn)位輸入端，最低位進(jìn)位輸入端接地。因此，高位數(shù)的相加必須等到低位運(yùn)算完成后才能進(jìn)行，這種進(jìn)位方式稱為串行進(jìn)位。運(yùn)算速度較慢。其進(jìn)位數(shù)直接由加數(shù)、被加數(shù)和最低位進(jìn)位數(shù)形成。各位運(yùn)算并行進(jìn)行。運(yùn)算速度快。串行進(jìn)位加法器超前進(jìn)位加法器4.3.2加法器串行進(jìn)位加法器舉例A3B3C3S3CO∑CIS2S1S0A2B2A1B1A0B0CO∑CICO∑CICO∑CICI加數(shù)A輸入A3A2A1A0B3B2B1B0B3B2B1B0加數(shù)B輸入低位的進(jìn)位輸出CO依次加到相鄰高位的進(jìn)位輸入端CI。相加結(jié)果讀數(shù)為

C3S3S2S1S0和數(shù)進(jìn)位數(shù)超前進(jìn)位加法器舉例：CT74LS283A3A2A1A0B3B2B1B0CICOS3S2S1S0C3∑CT74LS283邏輯符號(hào)相加結(jié)果讀數(shù)為C3S3S2S1S04位二進(jìn)制加數(shù)B輸入端4位二進(jìn)制加數(shù)A輸入端低位片進(jìn)位輸入端本位和輸出端向高位片的進(jìn)位輸出[例4.3.3]試用4位加法器CT74LS283設(shè)計(jì)一個(gè)8421BCD碼轉(zhuǎn)換為余3BCD碼輸出的電路。由于余3BCD碼為8421BCD碼加0011，如取輸入A3A2A1A0為8421BCD碼，B3B2B1B0=0011，進(jìn)位輸入CI=0，輸出S3S2S1S0為余3BCD碼時(shí)，則余3BCD碼為S3S2S1S0=8421BCD+0011解：余3碼1A0A1A2A3B0B1B2B3CICO4S0S1S2S3C3∑8421BCD碼轉(zhuǎn)換為余3碼的電路8421BCD碼[例4.3.4]試分析如圖所示電路的邏輯功能。設(shè)輸入二進(jìn)制數(shù)A=

A3A2A1A0、B=B3B2B1B0，輸出和數(shù)S=S3S2S1S0。解：當(dāng)進(jìn)位輸入M=0時(shí)，異或門輸出和輸入相同，為B，輸出S=A+B+0=A+B，電路進(jìn)行加法運(yùn)算，這時(shí)C為進(jìn)位輸出；當(dāng)進(jìn)位輸入M=1時(shí)，異或門輸出和輸入反相，為B(=B3B2B1B0)，輸出S=A+B+1=A+[B]補(bǔ)=A-B

，電路進(jìn)行減法運(yùn)算，這時(shí)C為借位輸出如圖所示為兩片CT74LS283構(gòu)成的8位二進(jìn)制加法器。低位片CTLS283(1)沒有進(jìn)位輸入信號(hào)，CI端接地，其進(jìn)位輸出端CO和高位片CTLS283(2)的進(jìn)位輸入端CI直接相連就可以了。主要要求：

理解編碼的概念。

掌握常用編碼器的類型、邏輯功能和使用方法。4.4

編碼器

編碼將具有特定意義的信息編成相應(yīng)二進(jìn)制代碼的過程。實(shí)現(xiàn)編碼功能的電路編碼器二進(jìn)制編碼器二-十進(jìn)制編碼器

優(yōu)先編碼器

編碼器(即Encoder)

被編信號(hào)二進(jìn)制代碼編碼器編碼器的概念與類型

4.4.1二進(jìn)制編碼器解：(1)分析設(shè)計(jì)要求，列出功能表。[例]設(shè)計(jì)一個(gè)能將I0、I1、…、I78個(gè)輸入信號(hào)編成二進(jìn)制代碼輸出的編碼器。用與非門和非門實(shí)現(xiàn)。由題意可知，該編碼器有8個(gè)輸入信號(hào)，分別是I0、I1、…、I7

，有編碼請(qǐng)求時(shí)，輸入信號(hào)用1表示，沒有時(shí)為0。根據(jù)2n≥N=8可求得輸出n=3，為3位二進(jìn)制代碼，分別用Y0、Y1、Y2表示。將N=2n個(gè)輸入信號(hào)轉(zhuǎn)換成n位二進(jìn)制代碼的邏輯電路。

1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入(2)根據(jù)功能表寫出輸出邏輯函數(shù)表達(dá)式Y(jié)2=I4+I5+I6+I7Y0=I1+I3+I5+I7Y1=I2+I3+I6+I7Y2=I4·I5·I6·I7Y0=I1·I3·I5·I7Y1=I2·I3·I6·I7與非表達(dá)式(3)畫邏輯圖I1I2I3I4I5I6I7Y0Y1Y23位二進(jìn)制編碼器I0省略不畫8個(gè)需要編碼的輸入信號(hào)輸出

3

位二進(jìn)制碼4.4.2二－十進(jìn)制編碼器解：分析設(shè)計(jì)要求，列出功能表。[例]設(shè)計(jì)一個(gè)二–十進(jìn)制編碼器，它能將I0、I1、…、I910個(gè)輸入信號(hào)編成8421BCD碼輸出。用與非門和非門實(shí)現(xiàn)。由題意可知，該編碼器有I0、I1、…、I910個(gè)輸入信號(hào)，有編碼請(qǐng)求時(shí)，輸入信號(hào)為1，沒有時(shí)為0。根據(jù)2n≥N=10可求得輸出n=4，故有4個(gè)輸出端，分別用Y0、Y1、Y2、Y3表示。用4位二進(jìn)制代碼對(duì)0~9一位十進(jìn)制數(shù)碼進(jìn)行編碼的電路。10011000000000000101000000001110001000000001100001000000101000001000000010000001000011000000001000010000000001001000000000001000000000000001Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1I0輸出輸入I1I2I3I4I5I6I7Y0Y1Y2I8I9Y310線

–4線編碼器(2)根據(jù)功能表寫出輸出邏輯函數(shù)表達(dá)式(3)畫邏輯圖Y2=I4+I5+I6+I7Y0=I1+I3+I5+I7+I9Y1=I2+I3+I6+I7Y3=I8+I9I0省略不畫輸出4位二進(jìn)制代碼與非表達(dá)式Y(jié)2=I4·I5·I6·I7Y0=I1·I3·I5·I7·I9Y1=I2·I3·I6·I7Y3=I8·I94.4.3優(yōu)先編碼器(即PriorityEncoder)

允許同時(shí)輸入多個(gè)編碼信號(hào)，并只對(duì)其中優(yōu)先級(jí)別最高的信號(hào)進(jìn)行編碼輸出的電路。普通編碼器在任何時(shí)刻只允許一個(gè)輸入信號(hào)請(qǐng)求編碼，否則輸出發(fā)生混亂。1111000000001101000000101001000000010001000011000001000010000001001000000001000000000001Y0Y1Y2I7I6I5I4I3I2I1I0輸出輸入8線–3線優(yōu)先編碼器CC74HC1481011111111110100111111110×10101111110××1000111110×××101101110××××10010110×××××1010010××××××100000×××××××011111111111111111××××××××YSYEXY0Y1Y2I7I6I5I4I3I2I1I0輸出輸入0000000001ST編碼信號(hào)輸入端使能輸入端CC74HC148I0I7I6I5I4I3I2I1YEXYSY2Y0STY1擴(kuò)展輸出端輸出選通端反碼輸出端8線–3線優(yōu)先編碼器CC74HC1481011111111110100111111110×10101111110××1000111110×××101101110××××10010110×××××1010010××××××100000×××××××011111111111111111××××××××YSYEXY0Y1Y2I7I6I5I4I3I2I1I0輸出輸入0000000001STCC74HC148I0I7I6I5I4I3I2I1YEXYSY2Y0STY1CC74HC148I0I7I6I5I4I3I2I1YEXYSY2Y0STY1ST=1，編碼器不工作，Y2Y1Y0=111，YEX=1，YS=11111××××××××11

S

T=0，編碼器工作，當(dāng)輸入均為1時(shí)，YEX=1、YS=0

I7=0時(shí)，不論其他Ii為0還是1，電路只對(duì)I7進(jìn)行編碼，輸出Y2Y1Y0=000，為反碼，其原碼為111。100000×××××××0

I7=1，I6=0時(shí)，不論I0~I5為0還是1，電路只對(duì)I6進(jìn)行編碼，輸出反碼001。0010010××××××1依次類推8線–3線優(yōu)先編碼器CC74HC148CC74HC148I0I7I6I5I4I3I2I1YEXYSY2Y0STY1被編信號(hào)優(yōu)先級(jí)別從高到低依次為

I7、I6、I5、I4、I3、

I2、I1、I0。CC74HC147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I910線–4線優(yōu)先編碼器CC74HC147反碼輸出被編信號(hào)輸入(省略了I0)，低電平有效。0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸入0111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸入10線–4線優(yōu)先編碼器CC74HC147CC74HC147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I9

I9=1，I8=0時(shí)，不論I0~I7為0還是

1，電路只對(duì)I8進(jìn)行編，輸出反碼0111。111010×××××××1111111111111無編碼請(qǐng)求Y3Y2Y1Y0=1111。依次類推01100××××××××

I9=0時(shí)，不論其他Ii為0還是1，電路只對(duì)I9進(jìn)行編碼，輸出Y3Y2Y1Y0=0110，為反碼，其原碼為1001。被編信號(hào)優(yōu)先級(jí)別從高到低依次為

I9、I8、I7、I6、I5、

I4、I3、I2、I1、I0。10線–4線優(yōu)先編碼器CC74HC1470111111111110101111111110×00111111110××1101111110×××010111110××××10011110×××××0001110××××××111010×××××××01100××××××××1111111111111Y0Y1Y2Y3I9I8I7I6I5I4I3I2I1輸出輸入111010×××××××111111111111101100××××××××CC74HC147I8I1I2I3I4I5I6I7Y0Y1Y2Y3I94.5

譯碼器與數(shù)據(jù)分配器主要要求：

理解譯碼的概念。

掌握二進(jìn)制譯碼器

CT74LS138

和CT74LS42的邏輯功能和使用方法。理解其他常用譯碼器的邏輯功能和使用方法。掌握用二進(jìn)制譯碼器實(shí)現(xiàn)組合邏輯電路的方法。譯碼是編碼的逆過程。

將具有特定意義的二進(jìn)制代碼轉(zhuǎn)換成相應(yīng)信號(hào)輸出的過程。實(shí)現(xiàn)譯碼功能的電路。

譯碼器二進(jìn)制譯碼器二-十進(jìn)制譯碼器

顯示譯碼器譯碼器(即Decoder)

二進(jìn)制代碼

與輸入代碼對(duì)應(yīng)的特定信息

譯碼器譯碼的概念與類型

解：(1)分析設(shè)計(jì)要求，列出功能表。[例]設(shè)計(jì)一個(gè)3位二進(jìn)制代碼譯碼器。設(shè)輸入3位二進(jìn)制代碼為A2、A1、A0。共有23=8種不同組合。因此，它有8個(gè)輸出端，用Y0、Y1、…、Y7表示，輸出高電平1有效。4.5.1二進(jìn)制譯碼器

將輸入二進(jìn)制代碼的各種組合按其原意轉(zhuǎn)換成對(duì)應(yīng)信號(hào)輸出的邏輯電路。1110000010001100000010101000000010011000000011001000000010001000001000001000000000001000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2輸出輸入1110000010001100000010101000000010011000000011001000000010001000001000001000000000001000Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2輸出輸入(2)根據(jù)譯碼器的功能表寫出輸出邏輯函數(shù)表達(dá)式(3)畫邏輯圖Y0=A2·A1·A0=m0Y1=A2·A1·A0=m1Y2=A2·A1·A0=m2Y3=A2·A1·A0=m3Y4=A2·A1·A0=m4Y5=A2·A1·A0=m5Y6=A2·A1·A0=m6Y7=A2·A1·A0=m7Y1Y2Y3Y4Y5Y6Y7A0A1A23位二進(jìn)制譯碼器Y03線－8線譯碼器CT74LS138簡(jiǎn)介CT74LS138A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7邏輯功能示意圖＆EN

3位二進(jìn)制碼輸入端8個(gè)譯碼輸出端低電平有效。使能端STA高電平有效，

STB、STC低電平有效，即當(dāng)STA=1，

STB=STC=0時(shí)譯碼，否則禁止譯碼。0111111111101101111110110111011111101011110111100101111101111100111111011010011111110110001111111100000111111111××××011111111×××1×Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2STB+STCSTA輸出輸入CT74LS138

功能表00000000000000001010101010101011001000011111111111111111允許譯碼器工作禁止譯碼

Y7~Y0由輸入二進(jìn)制碼A2、A1、A0的取值決定。輸出邏輯函數(shù)式Y(jié)0=A2A1A0=m0Y1=A2A1A0=m1Y2=A2A1A0=m2Y3=A2A1A0=m3Y4=A2A1A0=m4Y5=A2A1A0=m5Y6=A2A1A0=m6Y7=A2A1A0=m7Y0=A2A1A0=m0Y1=A2A1A0=m1二進(jìn)制譯碼器能譯出輸入變量的全部取值組合，故又稱變量譯碼器，也稱全譯碼器。其輸出端能提供輸入變量的全部最小項(xiàng)。

將輸入的10組4位二-

十進(jìn)制代碼翻譯成0~9十個(gè)對(duì)應(yīng)信號(hào)輸出的邏輯電路。4.5.2二－十進(jìn)制譯碼器

4線-10線譯碼器CT74LS42邏輯示意圖Y1Y0Y3Y4Y2Y5Y6Y7Y8Y9A0A1A2CT74LS42A310個(gè)譯碼輸出端，低電平0有效。8421BCD碼輸入端，從高位到低位依次為A3、A2、A1和A0。111111111111111111111111011111111111111011111111111100111111111111110111111111110101偽碼011111111110019101111111100018110111111111107111011111101106111101111110105111110111100104111111011111003111111101101002111111110110001111111111000000Y9Y8Y7Y6Y5Y4Y3Y2Y1Y0A0A1A2A3輸出輸入十進(jìn)制數(shù)4線-10線譯碼器CT74LS42功能表00000000000000100010010001111001101010001011000100111111111111111111111111111111111111111111111111111111111111111101111011001111010101偽碼01a數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3bcdefgabcdefgaa數(shù)碼顯示器bcdefgYA0A1A2數(shù)碼顯示譯碼器譯碼器YYYYYY驅(qū)動(dòng)器YYYYYYYA3bcdefgabcdefga010110014.5.3顯示譯碼器

將輸入的BCD碼譯成相應(yīng)輸出信號(hào)，以驅(qū)動(dòng)顯示器顯示出相應(yīng)數(shù)字的電路。輸入BCD碼輸出驅(qū)動(dòng)七段數(shù)碼管顯示相應(yīng)數(shù)字顯示譯碼器的結(jié)構(gòu)和功能示意一、七段數(shù)碼顯示器數(shù)字設(shè)備中用得較多的為七段數(shù)碼顯示器，又稱數(shù)碼管。常用的有半導(dǎo)體數(shù)碼顯示器(LED)和液晶顯示器(LCD)等。它們由七段可發(fā)光的字段組合而成。abcdefgDPagfCOMbcedCOMDPabcdefgDP發(fā)光字段，由管腳a~g電平控制是否發(fā)光。小數(shù)點(diǎn)，需要時(shí)才點(diǎn)亮。顯示的數(shù)字形式1.七段半導(dǎo)體數(shù)碼顯示器（LED)

DPgfedcb半導(dǎo)體數(shù)碼顯示器共陽(yáng)極接法aCOMCOMR共陽(yáng)極接法數(shù)碼顯示器需要配用輸出低電平有效的譯碼器。串接限流電阻

a~g和DP為低電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。共陽(yáng)極VCC+5VCOMDPgfedcba半導(dǎo)體數(shù)碼顯示器共陰極接法

COM共陰極接法數(shù)碼顯示器需要配用輸出高電平有效的譯碼器。串接限流電阻

a~g和DP為高電平時(shí)才能點(diǎn)亮相應(yīng)發(fā)光段。共陰極R

主要優(yōu)點(diǎn)：字形清晰、工作電壓低、體積小、可靠性高、響應(yīng)速度快、壽命長(zhǎng)和亮度高等。

主要缺點(diǎn)：工作電流大，每字段工作電流約10mA。共陽(yáng)極接法

共陰極接法

半導(dǎo)體數(shù)碼顯示器內(nèi)部接法COMCOMDPgfedcbaDPgfedcbaCOMCOMVCC+5V

RR共陽(yáng)極共陰極2.七段液晶數(shù)碼顯示器（LCD)

液晶顯示器的驅(qū)動(dòng)電路及工作波形(a)電路；(b)工作波形外加固定頻率的方波當(dāng)輸入A=0時(shí)，異或門輸出和輸入同相，uS=uI，液晶顯示器兩端的電壓uL=0，液晶顯示器不工作。2.七段液晶數(shù)碼顯示器（LCD)

液晶顯示器的驅(qū)動(dòng)電路及工作波形(a)電路；(b)工作波形當(dāng)輸入A=1時(shí)，異或門輸出uS和輸入uI反相，uL的幅度為兩倍uI的對(duì)稱方波，顯示相應(yīng)的字段，液晶顯示器工作。4線–七段譯碼器/

驅(qū)動(dòng)器CC74H4511的邏輯功能示意圖CC74H4511BIA3A2A1A0BIYgYfYeYdYcYbYaLTLELT二、七段顯示譯碼器

燈測(cè)試端，低電平有效。8421BCD碼輸入端。譯碼驅(qū)動(dòng)輸出端，高電平有效。1.驅(qū)動(dòng)半導(dǎo)體數(shù)碼顯示器的譯碼器

消隱輸入端，低電平有效。數(shù)據(jù)鎖存端，高電平有效。4線–七段譯碼器/

驅(qū)動(dòng)器CC74H4511的邏輯功能示意圖CC74H4511BIA3A2A1A0BIYgYfYeYdYcYbYaLTLELT4線-七段譯碼器/驅(qū)動(dòng)器CC74HC4511功能表81111111××××0不顯示000000011111不顯示000000001111不顯示000000010111不顯示000000000111不顯示000000011011不顯示0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001YgYfYeYdYcYbYaA0A1A2A3LT顯示數(shù)字輸出輸入×1111111111111111BI×0000000000000000LELE由0到1時(shí)，由BCD碼決定，鎖存××××1不顯示0000000××××1101×111111111111000000111111111111111111110000000000譯碼器工作10010001111001101010001011000100100000001100111111111100001111111100110110111001101001111101101100001100111111輸入8421BCD碼9876543210agfbc偽碼不顯示不顯示不顯示不顯示不顯示不顯示111101111011001111010101相應(yīng)端口輸出有效電平1，顯示相應(yīng)數(shù)字。4線–七段譯碼器/

驅(qū)動(dòng)器CC74H4511的邏輯功能示意圖CC74H4511BIA3A2A1A0BIYgYfYeYdYcYbYaLTLELT4線-七段譯碼器/驅(qū)動(dòng)器CC74HC4511功能表81111111××××0不顯示000000011111不顯示000000001111不顯示000000010111不顯示000000000111不顯示000000011011不顯示0000000010119110011110011811111110001170000111111016111110001101511011011010141100110001013100111111001210110110100110000110100010011111100001YgYfYeYdYcYbYaA0A1A2A3LT顯示數(shù)字輸出輸入×1111111111111111BI×0000000000000000LELE由0到1時(shí)，由BCD碼決定，鎖存××××1不顯示0000000××××1101×111111111111000000111111111111111111110000000000譯碼器工作100100011110011010100010110001001000000011001111111111000011111111001101101110011010011111011011000011001111119876543210不顯示不顯示不顯示不顯示不顯示不顯示111101111011001111010101當(dāng)LT=0時(shí)，數(shù)碼管顯示數(shù)字8，實(shí)現(xiàn)燈測(cè)試功能。當(dāng)BI=0，LT=1時(shí)，數(shù)碼管不顯示，實(shí)現(xiàn)消隱功能鎖存功能顯示譯碼器與共陰接法數(shù)碼顯示器的連接圖圖中R為上拉電阻，很多譯碼器內(nèi)部已經(jīng)配置了這些電阻，如譯碼器內(nèi)部沒有，則需外接R圖中要求譯碼器的每個(gè)輸出端有較強(qiáng)的帶灌電流負(fù)載的能力。顯示譯碼器與共陽(yáng)接法數(shù)碼顯示器的連接圖CC14543的邏輯功能示意圖CC14543BIA3A2A1A0YgYfYeYdYcYbYaMLD顯示方式控制端譯碼驅(qū)動(dòng)輸出端，高電平有效。2.驅(qū)動(dòng)液晶數(shù)碼顯示器的譯碼器

消隱輸入端代碼輸入端數(shù)據(jù)鎖存控制端CC14543的邏輯功能示意圖CC14543BIA3A2A1A0YgYfYeYdYcYbYaMLDLD由1到0時(shí)，由BCD碼決定，鎖存4線-7段譯碼器CC14543功能表消隱00000001111﹡消隱00000000111﹡消隱00000001011﹡消隱00000000011﹡消隱00000001101﹡消隱00000000101﹡911101111001﹡811111110001﹡700001111110﹡611111010110﹡511011011010﹡411001100010﹡310011111100﹡210110110100﹡100001101000﹡001111110000﹡消隱0000000××××﹡YgYfYeYdYcYbYaA0A1A2A3M顯示數(shù)字輸出輸入00000000000000001BI1111111111111111×LD××××﹡00消隱0000000××××鎖存功能消隱功能譯碼器工作100000000000000001111111111111111當(dāng)M=0時(shí)，譯碼器輸出驅(qū)動(dòng)共陰LED數(shù)碼顯示器；當(dāng)M=1時(shí)，譯碼器輸出驅(qū)動(dòng)共陽(yáng)LED數(shù)碼顯示器。當(dāng)M端輸入30~200Hz的方波時(shí)，用于驅(qū)動(dòng)LCD數(shù)碼顯示器，這時(shí)將M端與LCD公共端相連。0CC14543和七段液晶顯示器的連接圖一、

用譯碼器設(shè)計(jì)組合邏輯電路

由于n個(gè)二進(jìn)制譯碼器可提供2n個(gè)最小項(xiàng)的輸出，而任一個(gè)邏輯函數(shù)都可變換為最小項(xiàng)之和的標(biāo)準(zhǔn)與–或式，因此利用譯碼器和門電路可實(shí)現(xiàn)單輸出及多輸出組合邏輯電路。當(dāng)譯碼器輸出低電平有效時(shí)，輸出選用與非門綜合；當(dāng)譯碼器輸出高電平有效時(shí)，選用或門綜合。4.5.4譯碼器的應(yīng)用解：(1)寫出輸出邏輯函數(shù)的最小項(xiàng)表達(dá)式[例4.5.2]試用3線-8線譯碼器和門電路設(shè)計(jì)一個(gè)組合邏輯電路，其輸出邏輯函數(shù)表達(dá)式為Y(A,B,C)=∑m(0,1,3,6,7)設(shè)譯碼器輸入代碼變量為A2、A1、A0。Y(A，B，C)=m0+m1+m3+m6+m7(2)用輸出高電平有效的譯碼器和或門實(shí)現(xiàn)。設(shè)A=A2、

B=A1、C=A0

，則函數(shù)式變換為Y(A，B，C)=Y0+Y1+Y3+Y6+Y7(3)用輸出低電平有效的譯碼器和與非門實(shí)現(xiàn)。將函數(shù)式變換為7631mmmmm=0··Y··設(shè)A=A2、

B=A1、C=A0

，則函數(shù)式變換為7631YYYYY=0····Y[例4.5.3]試用3線–8線譯碼器CT74LS138和門電路設(shè)計(jì)一個(gè)多輸出組合邏輯電路，其輸出邏輯函數(shù)式為解：(1)寫出輸出邏輯函數(shù)的最小項(xiàng)表達(dá)式與非表達(dá)式Y(jié)2=m1·m3·m4·m7Y3=m0·m4·m6Y1=m1·m5·m7(2)將輸出邏輯函數(shù)Y1、Y2、Y3和CT74LS138的輸出表達(dá)式進(jìn)行比較。設(shè)A=A2、B=A1、C=A0，因此，將函數(shù)式變換為(3)畫邏輯圖Y1Y0Y3Y4Y2Y5Y6Y71STASTBSTCAY1CA0A1A2CT74LS138Y3BY3&Y1&Y2Y2&CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STCSTBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31STA1低3位碼從各譯碼器的碼輸入端輸入。A3A2A1A0低位片高位片[例]兩片CT74LS138組成的4線–16線譯碼器。16個(gè)譯碼輸出端4位二進(jìn)制碼輸入端A2A1A0A2A1A0A2A1A0STBA3STASTCSTCSTBE高位碼A3與高位片STA端和低位片STB端相連，因此，A3=0時(shí)低位片工作，A3=1時(shí)高位片工作。

低位片STA應(yīng)接有效電平1。作4線–16線譯碼器使能端，低電平有效。二、二進(jìn)制譯碼器的擴(kuò)展

CT74LS138組成的4線–16線譯碼器工作原理(1)A3=0

時(shí)，高位片不工作，低位片工作，譯出與輸入0000~0111分別對(duì)應(yīng)的8個(gè)輸出信號(hào)Y0~Y7。(2)A3=1

時(shí)，低位片不工作，高位片工作，譯出與輸入1000~1111分別對(duì)應(yīng)的

8

個(gè)輸出信號(hào)

Y8~

Y15。E=1時(shí)，兩個(gè)譯碼器都不工作，輸出Y0~Y15都為高電平1。E=0時(shí)，允許譯碼。CT74LS138(1)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STBSTAY0Y1Y2Y3Y4Y5Y6Y7CT74LS138(2)A2A1A0Y0Y1Y2Y3Y4Y5Y6Y7STBSTAY8Y9Y10Y11Y12Y13Y14Y15A2A1A0EA31低位片高位片A3A2A1A0A2A1A0A2A1A0A2A1A0STA1STBA3STASTCSTCSTBE數(shù)據(jù)分配器:根據(jù)地址信號(hào)的要求，將一路輸入數(shù)據(jù)分配到指定輸出通道上去的邏輯電路。Demultiplexer，簡(jiǎn)稱DMUXY0DY1Y2Y34

路數(shù)據(jù)分配器工作示意圖A1A0多路輸出10Y1=D一路輸入D地址碼輸入4.5.5數(shù)據(jù)分配器數(shù)據(jù)分配器舉例CT74LS138A2A1A0A0A1A21DSTCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7輸出原碼接法如取STA=1、STC=0、STB=D，則輸出為原碼D。CT74LS138A2A1A0A0A1A2DSTCSTBSTAY0Y1Y2Y3Y4Y5Y6Y7輸出反碼接法用3線–8線譯碼器CT74LS138構(gòu)成的1路-8路數(shù)據(jù)分配器。A2~A0為地址信號(hào)輸入端，Y0~Y7為數(shù)據(jù)輸出端，三個(gè)使能STA、STB、STC中的任一個(gè)都可作數(shù)據(jù)D輸入端。如取STB=STC=0、STA=D，則輸出為反碼D。主要要求：理解數(shù)據(jù)選擇器的作用。掌握常用數(shù)據(jù)選擇器的邏輯功能及其使用。掌握用數(shù)據(jù)選擇器實(shí)現(xiàn)組合邏輯電路的方法。4.6

數(shù)據(jù)選擇器

數(shù)據(jù)選擇器的輸入信號(hào)個(gè)數(shù)N與地址碼個(gè)數(shù)n的關(guān)系為N=2n常用2選1、4選1、8選1和16選1等數(shù)據(jù)選擇器。

D0YD1D2D34

選

1

數(shù)據(jù)選擇器工作示意圖A1A0數(shù)據(jù)選擇器:根據(jù)地址信號(hào)的要求，從多路輸入數(shù)據(jù)中選擇其中一路輸出的邏輯電路。又稱多路選擇器(Multiplexer，簡(jiǎn)稱MUX)或多路開關(guān)。多路輸入一路輸出地址碼輸入10Y=D1D1數(shù)據(jù)選擇器的作用

解：(1)分析設(shè)計(jì)要求，列出功能表[例4.6.1]試用與或門設(shè)計(jì)一個(gè)4選1數(shù)據(jù)選擇器。具有使能控制端，控制信號(hào)為1時(shí)，不工作；控制信號(hào)為0時(shí)，處于工作狀態(tài)。4.6.14選1數(shù)據(jù)選擇器由題意可知，該數(shù)據(jù)選擇器有4個(gè)數(shù)據(jù)輸入端，一個(gè)輸出端。數(shù)據(jù)輸入端分別用D0、D1、D2、D3表示，有數(shù)據(jù)輸入時(shí)，用1表示，任意值用×表示。地址輸入端用A0和A1表示。使能控制端用

ST表示?！痢?1011×1×1001××××××10××YD3D2D1D0A0A1ST輸出輸入×10001××××01011×(2)根據(jù)功能表寫出輸出邏輯函數(shù)表達(dá)式(3)畫邏輯圖Y=