計算機專業基礎綜合計算機組成原理（存儲器層次結構）歷年真題試卷匯編1（總分：86.00，做題時間：90分鐘）一、單項選擇題（總題數：24，分數：48.00）存儲器的存取周期是指 。【浙江大學2000年】（分數：2.00）存儲器的讀出時間存儲器的寫入時間存儲器進行連續讀或連續寫操作所允許的最短時間間隔丿存儲器進行一次讀或寫操作所需的平均時間解析：解析：考查存取周期的概念。下列存儲器中， 的速度最快。【華中科技大學2005年】（分數：2.00）控制存儲器丿磁帶磁盤主存解析：解析：考查存儲器的性能指標。控制存儲器用來存放實現全部指令系統的所有微程序，它是一種只讀型存儲器，對控制存儲器的要求是讀出周期要短，因此通常采用雙極型半導體只讀存儲器。在下列存儲器中，若按存儲器容量和存儲周期從小到大的順序排列，應為 。【上海交通大學1997年】（分數：2.00）高速緩存、寄存器組、主存、磁帶、軟盤寄存器組、高速緩存、主存、磁帶、軟盤寄存器組、高速緩存、主存、軟盤、磁帶丿高速緩存、寄存器組、主存、軟盤、磁帶解析：解析：考查存儲器的性能指標。工作速度較快的存儲器是 。【華中科技大學2002年】（分數：2.00）靜態隨機存儲器丿動態隨機存儲器順序存儲器無法比較解析：解析：考查存儲器的分類及其區別。靜態隨機存儲器（SRAM）不需要刷新電路即能保存它內部存儲的數據，而動態隨機存儲器（DRAM）每隔一段時間，要刷新充電一次，否則內部的數據即會消失。因此SRAM具有較高的性能，但是SRAM也有它的缺點，即它的集成度較低。SRAM的速度快但昂貴，一般用小容量的SRAM作為更高速CPU和較低速DRAM之間的緩存：主流內存通常采用DRAM制成；順序存取存儲器（如磁帶等）速度要比DRAM慢。U盤是現代計算機常用的一種移動存儲設備，按存儲介質分類，它屬于―。（分數：2.00）半導體存儲器丿磁表面存儲器磁芯存儲器光盤存儲器解析：解析：考查存儲器的分類。主存儲器一般由RAM和ROM組成。按存取方式分類， 。【重慶大學2000年】（分數：2.00）RAM和ROM都屬于隨機訪問存儲器丿RAM和ROM都屬于串行訪問存儲器RAM屬于隨機訪問存儲器，ROM屬于串行訪問存儲器RAM屬于串行訪問存儲器，ROM屬于隨機訪問存儲器解析：解析：考查存儲器的分類。下列敘述中 是正確的。【上海交通大學1995年】（分數：2.00）大多數個人計算機中可配置的最大主存容量受地址總線位數的限制丿大多數個人計算機中可配置的最大主存容量受指令中地址碼位數的限制可編程邏輯陣列（PLA）也是主存的一部分磁盤上的信息必須定時刷新，否則無法長期保存解析：解析：考查存儲器綜合概念。A中，地址總線的位數決定了地址的取值范圍，也就決定了主存的最大容量，因此A項正確：B中，利用存儲管理技術可以使實際主存容量大于指令中地址碼的尋址范圍；C中，PLA是一種特殊的只讀存儲器，不能作為主存的一部分；D中，磁盤是永久性存儲器，不需要刷新就可長期保存數據。相聯存儲器是按 進行尋址的存儲器。【西安交通大學2001年】（分數：2.00）地址指定方式堆棧存儲方式內容指定方式V地址指定與堆棧存儲方式相結合解析：解析：考查相聯存儲器的概念。下列關于隨機存取方式說法正確的是 。【電子科技大學1996年】（分數：2.00）隨機存取方式是指：可在任何時間隨意地進行讀出或寫入隨機存取方式是指：可按地址直接訪問任一單元隨機存取方式是指：①可按地址直接訪問任一單元；②存取時間與地址無關V隨機存取方式是指：既可讀出。也可寫入解析：解析：考查隨機存取方式的概念。磁盤是一種以 方式存取數據的存儲設備。【北京航空航天大學2002年】（分數：2.00）隨機存取順序存取直接存取V只讀存取解析：解析：考查直接存取的概念。串行訪問存儲器的特點是對存儲單元進行讀／寫操作時，需按其物理位置的先后順序尋找地址，包括順序存取存儲器（如磁帶）與直接存取存儲器（如磁盤）。直接存取存儲器即為當要存取所需的信息時。第一步直接指向整個存儲器中的某個小區域（如磁盤上的磁道），第二步在小區域內檢索或等待，直至找到目的地后再進行讀／寫操作。計算機的存儲器采用分級方式是為了 。【重慶大學2000年】（分數：2.00）減少主機箱的體積解決容量、速度、價格三者之間的矛盾V保存大量數據方便操作方便解析：解析：考查存儲器層次結構。存儲器有三個主要特性：速度、容量和價格／位（簡稱位價）。存儲器采用分級方式是為了解決這三者之間的矛盾。在多級存儲體系中，“Cache—主存”結構的作用是解決 的問題。【上海大學1998年】（分數：2.00）主存容量不足主存與輔存速度不匹配輔存與CPU速度不匹配主存與CPU速度不匹配丿解析：解析：考查“Cache一主存”結構。Cache中的內容只是主存內容的備份，因而Cache一主存結構并沒有增加主存容量。13?在現代許多計算機中，Cache常采用二級結構。設計二級Cache的日的是為了_。【西安電子科技大學2007年】（分數：2.00）擴大容量提高速度丿減小功耗增加可靠性解析：解析：考查二級Cache的目的。二級緩存Cache的出現是為了協調一級緩存與內存之間的速度。最初緩存只有一級，后來處理器速度又提升了，與主存速度差異越來越大，于是就添加了二級緩存。二級緩存是比一級緩存速度更慢，容量更大的內存，主要就是做一級緩存和內存之間數據臨時交換的地方用。設計二級Cache的目的是為了進一步提高速度。 存儲結構對程序員是透明的。【哈爾濱工程大學2003年】（分數：2.00）通用寄存器主存控制寄存器丿堆棧解析：解析：考查存儲器的可見性。控制寄存器（CRO?CR3）用于控制和確定處理器的操作模式以及當前執行任務的特性，對程序員是透明的。常用的虛擬存儲系統由 兩級存儲器組成，其中輔存是大容量的磁表面存儲器。【西安交通大學2001年】（分數：2.00）主存一輔存丿快存一輔存快存一主存通用寄存器一主存解析：解析：考查虛擬存儲系統的組成。和主存比較，外存的特點是 。【國防科技大學2001年】（分數：2.00）容量大、速度慢、成本低丿容量大、速度慢、成本高容量小、速度快、成本高容量小、速度慢、成本低解析：解析：考查主存與外存的特點。半導體存儲器的速度指標一般是 。【電子科技大學1996年】（分數：2.00）存取周期丿單位成本存儲容量讀周期解析：解析：考查半導體存儲器的速度指標。半導體存儲器的速度指標一般是存取周期，存儲器的存取周期是指存儲器進行連續讀或寫操作所允許的最短時間間隔。靜態半導體存儲器依靠 存儲信息，動態半導體存儲器依靠 存儲信息。【電子科技大學1996年】（分數：2.00）雙穩態電路，電容存儲電荷丿電容存儲電荷，雙穩態電路電容存儲電荷，電容存儲電荷雙穩態電路，雙穩態電路解析：解析：考查SRAM與DRAM的工作原理。動態RAM和靜態RAM相比，其主要優點是 。【南京航空航天大學2000年】（分數：2.00）速度快數據不易丟失存儲密度高丿控制簡單解析：解析：考查DRAM的特點。下列說法正確的是 。【電子技大學1996年、1998年】（分數：2.00）動態存儲器是指：在工作中存儲內容隨需要需動態地改變動態存儲器需定期刷新的原因是讀出后原來存儲的內容被破壞動態存儲器需定時刷新的原因是電容上所存儲的電荷會逐漸泄漏丿主存采用隨機存取方式，是因為可以向主存寫入數據，或從主存讀出數據解析：解析：考查DRAM。B中，若讀出內容被破壞，則只需再生讀出內容，而不需定時全部刷新。D中，主存采用隨機存取方式，可按地址訪問主存任一單元，訪問時間與地址無關。動態存儲器DR.AM的刷新原則是 。【哈爾濱工程大學2003年】（分數：2.00）各DRAM芯片輪流刷新各DRAM芯片同時刷新，片內逐位刷新各DRAM芯片同時刷新，片內逐字刷新各DRAM芯片同時刷新，片內逐行刷新丿解析：解析：考查DRAM的刷新原則。DRAM按行刷新，各DRAM芯片同時刷新。若動態RAM每毫秒必須刷新100次，每次刷新需100ns，一個存儲周期需要200ns，則刷新占存儲器總操作時間的百分比是 。【中科院2001年】（分數：2.00）0.5%1.5%1%丿2%解析：解析：考查存儲器的刷新。以1ms（106ns）為單位來進行計算，1ms中用來刷新的時間為100X100ns=10000ns，因此刷新占存儲器總操作時間的百分比為104ns/106ns=1%。在下列選項中， 是易失性存儲器。【武漢大學2007年】（分數：2.00）RAM丿ROMEPROMPROM解析：解析：考查易失性存儲器。EPROM與PROM都是ROM中的一種，是非易失性存儲器。RAM在斷電時將丟失其存儲內容，屬易失性存儲器，故主要用于存儲短時間使用的程序。

微型計算機中的內存條主要是用 存儲器構成的。【西安電子科技大學2007年】（分數：2.00）SRAMDRAM丿EPROMEEPROM解析：解析：考查主存條的構成。主存條通常由DRAM制成，但日前也有些高檔機器使用由SRAM制成的主存條。二、分析題（總題數：11，分數：38.00）由M、M構成的兩級存儲體系，其容量分別為S、S，它們的位價格分別為C、C，讀取121212時間分別為T、T ，在訪問存儲器中一次訪問到的信息量分別為N、N。試計算平均存取時間TA1 A2 1 2和平均位價格C，若S>>S，則平均價格將接近于M還是M的單位價格？【上海大學2000年】2112（分數：2.00）正確答案：（正確答案：1）正確答案：（正確答案：1）平均存取時間：T=（TA1XN+TXN)/(N+N)。平均位價格：C=(S1 A1 2 1 2 l/sub〉XCl十S2XC2）/（S1+S2）。2）若S2>>S1，則平均價格將接近于M2的單位價格。解析：華中師范大學1997年】圖3-1為某靜態RAM的寫時序圖，其中R/W是讀寫控制信號，CS是片選信號。請判斷這個時序是否正華中師范大學1997年】分數：2.00）正確答案：（正確答案：地址信息應在選片信號及讀/寫控制信號之前建立，并應在選片信號及讀/寫控制信號取消后再保持一段時間。正確的時序圖如圖3-3所示。解析：試比較SRAM、DRAM、FlashMemory的性能特點。若某應用設計需要一種既可高速改寫，又能在掉電時保存數據的存儲器，可采用哪類芯片或哪種技術?【華中師范大學2000年】分數：2.00）正確答案：（正確答案：SRAM（靜態隨機存儲器）：可讀可寫，在不掉電的情況下，存儲的數據不會丟失。2） DRAM（動態隨機存儲器）：可讀可寫，在不掉電的情況下，存儲的數據也會丟失，因此需要刷新。3） FlashMemory（閃速存儲器）：可讀可寫，在掉電的情況下，存儲的數據也不會丟失，兼有RAM和ROM的性能特點。若需要一種既可高速改寫，又能在掉電時保存數據的存儲器，可采用FlashMemory（閃速存儲器）。）解析：一個128X128結構的動態RAM芯片，每隔2ms要刷新一次，且刷新是按順序對所有128行的存儲元進行內部讀操作和寫操作實現的。設存取周期為0.5ps，求刷新開銷。（分數：2.00）正確答案：（正確答案：DRAM的刷新只與行地址有關，對于1282X128的動態RAM，2ms內要對128行各刷新一次。由于刷新的過程是對每行的存儲元先讀后寫，故每行的刷新時間為0.5psX2=1ps在2ms內進行128次刷新，需時1psX128=128ps。故刷新的開銷為128ps/2msX100%=6.4%注意,本題中，由于刷新是按順序對所有128行的存儲元進行內部讀操作和寫操作實現的，故刷新時間是存儲周期的2倍；若題目中未交代具體刷新操作，則通常暗示刷新時間等于存取周期。）解析：一個1KX4位的動態RAM芯片，若其內部結構排列成64X64形式，且存取周期為0.1ps。（分數：4.00）（1）.若采用分散刷新和集中刷新（即異步刷新）相結合的方式，刷新信號周期應取多少?（分數：2.00）正確答案：（正確答案：采用分散和集中刷新相結合的方式，對排列成64X64的存儲芯片，需在2ms內將64行各刷新一遍，則刷新信號的時間間隔為2ms/64=31.25ps,故可取刷新周期為[31.25]=31ps。）解析：（2）.若采用集中刷新，則對該存儲芯片刷新一遍需多少時間?死時間率是多少?【上海交通大學1997年】（分數：2.00）正確答案：（正確答案：采用集中刷新，對64X64的芯片，需在2ms內集中64個存取周期刷新64行。根據題中給序的存取周期為0.1ps，即在2ms內集中6.4ps刷新，則死時間率為（6.4/2000）X100%=0.32％）解析：用一個512KX8位的Flash存儲芯片組成一個4MX32位的半導體只讀存儲器，存儲器按字節編址。試回答：【北京航空航天大學1999年】（分數：6.00）（1）.該存儲器的數據線數和地址線數。（分數：2.00）正確答案：（正確答案：對于4MX32位的存儲器，數據線為32位。按字節尋址時，尋址范圍為224，故該存儲器的地址線為24位。）解析：（2）.共需幾片這樣的存儲芯片?（分數：2.00）正確答案：（正確答案：采用512KX8位的Flash存儲芯片組成4MX32位的存儲器時，需要進行位擴展和字擴展。首先，4片512KX8位的Flash芯片位擴展可組成512KX32位的存儲器。其次，8個512KX32位的存儲器字擴展可組成4MX32位的存儲器。故共需4X8=32片512KX8位的存儲芯片。）解析：（3）.說明每根地址線的作用。（分數：2.00）正確答案：（正確答案：CPU的24根地址線中，最低2位地址A1、A0為字節地址，A20?A2這19根地址線與Flash的地址線相連，最高3位地址A23、A22、A21可通過3—8譯碼器形成片選信號。每個片選信號同時選中4片Flash，以滿足32位的數據線要求。）解析：某半導體存儲器容量為7KB，可選芯片三種：4KB/片、2KB/片、1KB/片。地址總線為A15?A0（低）。（分數：4.00）（1）.分別寫出加到三塊存儲芯片中的地址是哪幾位?（分數：2.00）正確答案：（正確答案：選用4KB、2KB、1KB各一片，則地址分配如下。芯片4K為：0000000000000000,0000111111111111芯片2K為：000l000000000000,0001011111111111芯片1K為:0001100000000000,0001101111111111）解析：（2）.分別寫出加到三塊存儲芯片上的片選信號邏輯式。【電子科技大學1996年】（分數：2.00）正確答案：（正確答案：芯片地址及片選信號邏輯表達式為：芯片芯片地址片選邏輯4KA11?A0CSO=A12;2KA10?A0CSl=A12&A11;1KA9?A0CS2=A12&All&A10）解析：設某CPU有A0?A15共16根地址線，D0?D7共8根數據線，并用MREO（低電平有效）作訪存控制信號，WR作讀（高電平有效）/寫（低電平有效）內存控制線。請利用給出的RAM芯片，設計一個容量為32KB，地址從0000H?7FFFH，且采用低位交叉編址的多體并行存儲器。要求：【哈爾濱工業大學2002年】（分數：4.00）（1）.用138譯碼器及其他門電路（自選），詳細畫出CPU與存儲器的連接圖（注明各芯片的名稱及信號）。（分數：2.00）

正確答案：（正確答案：32KB四體結構的存儲器可由4片8Kx8位存儲芯片組成，由于采用低位交叉編址,因此需用末兩位地址Al、A0控制片選信號，用13根地址線A14?A2與存儲芯片的地址線相連。）解析：（2）.寫出圖3-2中每個存儲芯片的地址空間分配（用十六進制）。（分數：2.00）正確答案：（正確答案：滿足地址范圍為正確答案：（正確答案：滿足地址范圍為0000H~7FFFH的存儲器與CPU的連接圖如圖3-4所示，圖中每片存29.CPU的地址總線為16根（A15?AO,A0是低位），雙向數據總線為16根（D15?DO）,控制總線中與主存有正確答案：（正確答案：根據給定條件，選用正確答案：（正確答案：根據給定條件，選用EPR0M;8KX16位芯片1片；SRAM：8KX16位芯片4片，4KX16主存地址空關的信號有MREQ（允許訪存，低電平有效）、R/W（高電平為讀命令，低電平為寫命令）。主存地址空間分配如下：0?8191為系統程序區，由EPROM芯片組成，從8192起一共32K地址空間為用戶程序區，最后（最大地址）4K地址空間為系統程序工作區。上述地址為十進制，按字編址。現有如下芯片：EPROM：8KX16位（控制端僅有CS），16KX8位；SRAM：16KX1位，2KX8位，4KX16位，8KX16位。請從上述芯片中選擇芯片設計該計算機的主存儲器，畫出主存邏輯框圖，注意畫選片邏輯（可選用門電路及74138譯碼器，譯碼器可省略除A、B、C以外的輸入端）。【北京郵電大學2003年】（分數：2.00）某微機的尋址范圍為64K，接有