PAGEPAGEII 畢業(yè)論文題目:基于FPGA的任意信號發(fā)生器PAGEPAGE17

摘要隨著現(xiàn)代電子技術(shù)的發(fā)展，在電子測量及研究領(lǐng)域，常常需要用到各種高精確度的信號。單傳統(tǒng)信號源的實現(xiàn)過多依賴硬件，而且外圍電路過于復雜，調(diào)試過程比較麻煩，不容易修改和升級。基于這些要求，本文設(shè)計了一種利用DDS（直接數(shù)字合成）技術(shù)的任意信號發(fā)生器模塊，這種儀器不但產(chǎn)生的波形種類多、頻率高，而且還有體積小、可靠性高、操作靈活、使用方便及可由計算機直接控制等特點，相對于傳統(tǒng)的獨立儀器他易于系統(tǒng)的集成，可以最大的發(fā)揮計算機與微電子技術(shù)在當今測試領(lǐng)域中的應(yīng)用。本文利用DDS技術(shù)并基于大規(guī)模FPGA器件實際并實現(xiàn)了任意信號發(fā)生器，其中介紹了實現(xiàn)的基本原理，給出了電路框圖，說明了其內(nèi)部結(jié)構(gòu)和軟件流程，簡要指出器件的選擇依據(jù)，最后給出仿真波形。同時闡述了設(shè)計思路和實現(xiàn)方法。經(jīng)過修改和測試，輸出波形達到技術(shù)要求，且整個系統(tǒng)結(jié)構(gòu)緊湊、電路簡單、控制靈活、穩(wěn)定可靠、可擴展性強，其性能指標明顯由于傳統(tǒng)的函數(shù)發(fā)生器。論文結(jié)尾處對任意信號發(fā)生器技術(shù)和DDS技術(shù)做了進一步展望。關(guān)鍵詞：信號發(fā)生器DDSFPGA

TitleFPGAbaseddesignarbitraryfrequencygeneratorAbstractAlongwiththemodernelectronictechnology'sdevelopment,intheelectronicsurveyingandtheresearcharea,needstouseeachkindofhighprecisionfrequentlythesignal.Thesingletraditionalsupplyoscillatorrealizesexcessivelyreliesonthehardware,moreovertheperipheralcircuitistoocomplex,thedebuggingprocessisquitetroublesome,isnoteasytoreviseandthepromotion.Basedontheserequests,thisarticledesignedonekindtouseDDS(directdigitalsynthesis)thetechnicalrandomsignalgeneratingdevicemodule,notonlythiskindofinstrumentproducedtheprofiletypeweremany,thefrequencywashigh,moreoveralsohadthevolumetobesmall,thereliabilitywashigh,theoperationwasflexible,theeasytooperateandmightbycharacteristicsandsooncomputerpositivegoverning,beoppositeinthetraditionalindependentinstrumenthetheeasysystem'sintegration,maythebiggestdisplaycomputerandthemicroelectronictechnologyistestinginthedomainnowtheapplication.ThisarticleusedtheDDStechnologyandactualandhasrealizedtherandomsignalgeneratingdevicebasedonthelarge-scaleFPGAcomponent,introducedrealizedthebasicprinciple,hasgiventheelectriccircuitdiagram,explaineditsinternalstructureandthesoftwareflow,pointedoutbrieflycomponent'schoicebasis,gavethesimulationprofilefinally.Simultaneouslyelaboratedthedesignmentalityandrealizesthemethod.Aftertherevisionandthetest,theoutputwaveshapeachievethespecification,andtheoverallsystemstructureiscompact,theelectriccircuitissimple,controlnimble,stablereliable,extendibility,itsperformanceindexobviouslyasaresultoftraditionalfunctiongenerator.ThepaperendingplacedidtotherandomsignalgeneratingdevicetechnologyandtheDDStechnologyhasfurtherforecast.KeywordsDDSFPGAArbitraryfrequencygenerator目次Abstract II1緒論 11.1信號發(fā)生器的發(fā)展 11.2信號發(fā)生器分類 11.3頻率合成技術(shù) 21.4DDS技術(shù) 42器件及開發(fā)軟件介紹 42.1FPGA簡介 42.2開發(fā)軟件介紹 52.2.1quartus簡介 52.2.2quartus設(shè)計流程 62.2.3QuartusⅡ的設(shè)計特點 62.3modelsim簡介 73系統(tǒng)的設(shè)計實現(xiàn) 83.1DDS特點 83.2DDS原理系統(tǒng)實現(xiàn) 83.3DDS信號質(zhì)量分析 113.4DDS系統(tǒng)優(yōu)缺點 124.實驗結(jié)果及前景展望 13結(jié)論 14致謝 15參考文獻 161緒論隨著科學技術(shù)的日新月異的發(fā)展，各種各樣的電子產(chǎn)品也正在逐步向著高精尖技術(shù)方向發(fā)展。電子技術(shù)廣泛的應(yīng)用于工業(yè)、農(nóng)業(yè)、交通運輸、航空航天、國防建設(shè)等國民經(jīng)濟的諸多領(lǐng)域中，數(shù)字電子技術(shù)已經(jīng)滲透到了人們生活的各個層面，信號發(fā)生器是一種常用的信號源，廣泛應(yīng)用于電子電路、自動控制和科學試驗等領(lǐng)域。它是一種為電子測量和計量工作提供符合嚴格技術(shù)要求的電信號設(shè)備。因此，信號發(fā)生器和示波器、電壓表、頻率計等儀器一樣是最普通、最基本的，也是應(yīng)用最廣泛的電子儀器之一，幾乎所有的電參量的測量都需要用到信號發(fā)生器。1.1信號發(fā)生器的發(fā)展信號發(fā)生器是一種歷史最為悠久的測量儀器。早在二十年代，當電子設(shè)備剛開始出現(xiàn)時，它就出現(xiàn)了。隨著通信和雷達技術(shù)的發(fā)展，四十年代出現(xiàn)了主要用于測試各種接收機的標準信號發(fā)生器，使信號發(fā)生器從定性分析的測試儀器成為定量分析的測量儀器。同時還出現(xiàn)了可用來測試脈沖電路或用作脈沖調(diào)制器的脈沖信號發(fā)生器。由于早期的信號發(fā)生器機械結(jié)構(gòu)比較復雜，功率比較大，電路比較簡單(與數(shù)字儀器、示波器等相比)，因此發(fā)展速度較慢。直到1964年才出現(xiàn)了第一臺全晶體管的信號發(fā)生器。自六十年代以來，信號發(fā)生器有了迅速的發(fā)展，出現(xiàn)了函數(shù)發(fā)生器、掃頻信號發(fā)生器、合成信號發(fā)生器、程控信號發(fā)生器，等新種類。各類信號發(fā)生器的主要性能指標也都有了大幅度的提高，同時在簡化機械結(jié)構(gòu)、小型化、多功能等各方面也有了顯著的進展。1.2信號發(fā)生器分類信號發(fā)生器的應(yīng)用非常廣泛，種類也相當繁多。首先，信號發(fā)生器可以分為通用和專用兩大類。專用信號發(fā)生器主要是為了某種特殊的測量目的而研制的。如電視信號發(fā)生器、編碼脈沖信號發(fā)生器等。這種發(fā)生器的特性是受測量對象的要求所制約的。其次，信號發(fā)生器按輸出波形又可分為正弦波形發(fā)生器、脈沖信號發(fā)生器、函數(shù)發(fā)生器和任意波形發(fā)生器等。再次，按其產(chǎn)生頻率的方法又可分為諧振法和合成法兩種。一般傳統(tǒng)的信號發(fā)生器都采用諧振法，即用具有頻率選擇性的回路來產(chǎn)生正弦振蕩，獲得所需頻率。但也可以通過頻率合成技術(shù)來獲得所需的頻率利用頻率合成技術(shù)制成的信號發(fā)生器。所謂頻率合成技術(shù)就是指從一個高穩(wěn)定和準確的參考頻率源，經(jīng)過技術(shù)處理，生成大量離散的頻率輸出。技術(shù)處理方法可以是傳統(tǒng)的用硬件實現(xiàn)頻率的加、減、乘、除基本運算，可以是鎖相環(huán)技術(shù)，也可以是各種數(shù)字技術(shù)和計算技術(shù)。參考頻率可由高穩(wěn)定的參考振蕩器(一般為晶體振蕩器)產(chǎn)生，所生成的一系列離散頻率輸出與參考振蕩器頻率有嚴格的比例關(guān)系，并且具有同樣的準確度和穩(wěn)定度。基于頻率合成原理制成的信號發(fā)生器，由于可以獲得很高的頻率穩(wěn)定度和精確度，因此發(fā)展非常迅速。尤其是最近隨著現(xiàn)代電子技術(shù)的發(fā)展，其應(yīng)用更是有了質(zhì)的飛躍。1.3頻率合成技術(shù)頻率合成技術(shù)在本世紀30年代開始提出，它的發(fā)展己經(jīng)有70年的歷史。在這70年的歷史中，大致可以分成三個發(fā)展階段:直接式頻率合成技術(shù)，鎖相環(huán)頻率合成技術(shù)以及直接數(shù)字頻率合成技術(shù)。所謂直接頻率合成技術(shù)就是用倍頻、分頻和混頻電路對一個或幾個基準頻率進行加、減、乘和除的運算，從而產(chǎn)生所需要的頻率信號，并通過窄帶濾波器選出。這是最先出現(xiàn)的一種合成器類型的頻率信號源。這種頻率合成器原理簡單，易于實現(xiàn)。其合成方法大致可分為兩種基本類型:一種是所謂非相關(guān)合成方法，另一種是所謂相關(guān)合成方法。這兩種合成方法的主要區(qū)別在于所使用的參考頻率源的數(shù)目不同。非相關(guān)合成方法使用多個晶體參考頻率源，所需的各種頻率分別由這些參考源提供。它的缺點在于制作具有相同頻率穩(wěn)定性和精度的多個晶體參考頻率源既復雜又困難，而且成本很高。相關(guān)合成方法只使用一個晶體參考頻率源，所需的各種頻率都由它經(jīng)過分頻、混頻和倍頻后得到的，因而合成器輸出頻率的穩(wěn)定性和精度與參考源一樣，現(xiàn)在絕大多數(shù)直接頻率合成技術(shù)都使用這種合成方法。直接頻率合成器的頻率范圍寬，頻率轉(zhuǎn)換較快，可以達到微秒級，頻率間隔較小(Hz)，工作穩(wěn)定可靠;但是寄生輸出大，需要大量的模擬元件，結(jié)構(gòu)復雜，體積大，成本高。直接頻率合成技術(shù)所固有的缺點，在鎖相環(huán)(Phase一LockedLooPs)頻率合成技術(shù)中得到了很大的改善。鎖相環(huán)頻率合成技術(shù)(簡稱PLL)是在40年代初根據(jù)控制理論的線性伺服環(huán)路發(fā)展起來的，最早用于電視機的掃描同步電路，以減少噪聲對同步的影響，從而使電視的同步性能得到重大改進。同時，它的低噪聲跟蹤特性也得到人們的高度重視，發(fā)展越來越快，以致于今天被廣泛的應(yīng)用于無線電技術(shù)領(lǐng)域的各個方面。鎖相頻率環(huán)合成技術(shù)也叫間接式頻率合成，這種合成方法所使用的電路較直接式頻率合成簡單。它主要是將含有噪聲的振蕩器放在鎖相環(huán)路內(nèi)，它的相位鎖定在希望的信號上，從而使振蕩器本身的噪聲被抑制，使它的輸出頻譜大大提純。鎖相環(huán)頻率合成技術(shù)的原理框圖如圖1一1所示。其主要由四部分構(gòu)成，晶體參考頻率源提供基準頻率fs，壓控振蕩器的輸出頻率fo經(jīng)分頻器分頻后，送入鑒相器，與基準頻率進行相位比較，從而產(chǎn)生誤差信號，并以此誤差信號來調(diào)整壓控振蕩器的輸出。其中環(huán)路濾波器起著平滑鑒相器輸出電壓的作用，它能濾掉高頻部分和噪聲，從而增加系統(tǒng)的穩(wěn)定性。圖1一1鎖相環(huán)頻率合成技術(shù)的原理框圖鎖相環(huán)頻率合成技術(shù)提供了一種從單個參考頻率獲得大量穩(wěn)定而準確的輸出頻率的方法，并且頻率輸出范圍寬，電路結(jié)構(gòu)簡單，成本低。但是，鎖相環(huán)頻率合成技術(shù)也有它的問題，例如響應(yīng)慢就是它的固有缺點。由于它是采取閉環(huán)控制的，系統(tǒng)的輸出頻率改變后，重新達到穩(wěn)定的時間也就比較長。所以鎖相環(huán)頻率合成器要想同時得到較高的頻率分辨率和轉(zhuǎn)換率非常困難。鎖相環(huán)的頻率轉(zhuǎn)換時間一般為毫秒級，同時頻率間隔也不可能做得很小。1.4DDS技術(shù)直接數(shù)字頻率合成技術(shù)(DirectDigitalSynthesis)完全不同于我們己經(jīng)熟悉的直接頻率合成技術(shù)和鎖相環(huán)頻率合成技術(shù)。直接數(shù)字頻率合成技術(shù)(簡稱DDS)的理論早在七十年代就被提出。它的基本原理就是利用采樣定理，通過查表法產(chǎn)生波形，由于硬件技術(shù)的限制，DDS技術(shù)當時沒能得到廣泛應(yīng)用。隨著大規(guī)模集成電路技術(shù)的飛速發(fā)展，DDS技術(shù)的優(yōu)越性己逐步顯現(xiàn)出來。不少學者認為，DDS是產(chǎn)生信號和頻率的一種理想方法，發(fā)展前景十分廣闊。與其他頻率合成方法相比較，直接數(shù)字頻率合成技術(shù)的主要優(yōu)點是易于程控，相位連續(xù)，輸出頻率穩(wěn)定度高，分辨率高。其頻率分辨率可以達到10-3。而且頻率轉(zhuǎn)換速度快，可小于100ns，特別適宜用在跳頻無線通信系統(tǒng)。其相位噪聲主要決定于參考時鐘振蕩器。目前，DDS系統(tǒng)的時鐘頻率己經(jīng)超過了1.6GHZ，其輸出頻率已高達800MHZ。除此之外，由于DDS技術(shù)是利用查表法來產(chǎn)生波形的，所以它也適用于任意波形發(fā)生器(ArbitrveformGenerator)。這是DDs技術(shù)另一個非常重要的應(yīng)用。2器件及開發(fā)軟件介紹2.1FPGA簡介FPGA是英文FieldProgrammableGateArray的縮寫，即現(xiàn)場可編程門陣列，它是在PAL、GAL、EPLD等可編程器件的基礎(chǔ)上進一步發(fā)展的產(chǎn)物。它是作為專用集成電路（ASIC）領(lǐng)域中的一種半定制電路而出現(xiàn)的，既解決了定制電路的不足，又克服了原有可編程器件門電路數(shù)有限的缺點。FPGA采用了邏輯單元陣列LCA（LogicCellArray）這樣一個新概念，內(nèi)部包括可配置邏輯模塊CLB（ConfigurableLogicBlock）、輸出輸入模塊IOB（InputOutputBlock）和內(nèi)部連線（Interconnect）三個部分。FPGA的基本特點主要有：1）采用FPGA設(shè)計ASIC電路，用戶不需要投片生產(chǎn)，就能得到合用的芯片。2）FPGA可做其它全定制或半定制ASIC電路的中試樣片。3）FPGA內(nèi)部有豐富的觸發(fā)器和I／O引腳。4）FPGA是ASIC電路中設(shè)計周期最短、開發(fā)費用最低、風險最小的器件之一。5）FPGA采用高速CHMOS工藝，功耗低，可以與CMOS、TTL電平兼容。可以說，F(xiàn)PGA芯片是小批量系統(tǒng)提高系統(tǒng)集成度、可靠性的最佳選擇之一。目前FPGA的品種很多，有XILINX的XC系列、TI公司的TPC系列、ALTERA公司的FIEX系列等。FPGA是由存放在片內(nèi)RAM中的程序來設(shè)置其工作狀態(tài)的，因此，工作時需要對片內(nèi)的RAM進行編程。用戶可以根據(jù)不同的配置模式，采用不同的編程方式。加電時，F(xiàn)PGA芯片將EPROM中數(shù)據(jù)讀入片內(nèi)編程RAM中，配置完成后，F(xiàn)PGA進入工作狀態(tài)。掉電后，F(xiàn)PGA恢復成白片，內(nèi)部邏輯關(guān)系消失，因此，F(xiàn)PGA能夠反復使用。當需要修改FPGA功能時，只需換一片EPROM即可。這樣，同一片F(xiàn)PGA，不同的編程數(shù)據(jù)，可以產(chǎn)生不同的電路功能。因此，F(xiàn)PGA的使用非常靈活。FPGA是新一代的數(shù)字邏輯器件，也是近幾年來集成電路發(fā)展最快的品種之一。這種器件具有高集成度、高速度、高可靠性等最明顯的特點，其時鐘延遲可達納秒級，結(jié)合其并行工作方式在超高速應(yīng)用領(lǐng)域和實時測控方面有非常廣闊的應(yīng)用前景。由于FPGA的集成規(guī)模非常大，可利用先進的EDA工具進行電子系統(tǒng)設(shè)計和產(chǎn)品開發(fā)。由于開發(fā)工具的通用性，設(shè)計語言的標準化，以及設(shè)計過程幾乎與所用器件的硬件結(jié)構(gòu)沒有關(guān)系，所以設(shè)計成功的各類邏輯功能快軟件有很好的兼容性和可移植性，它幾乎可可用于任何型號和規(guī)模的FPGA中，從而使產(chǎn)品設(shè)計效率大幅度提高，在很短時間內(nèi)即可完成十分復雜的系統(tǒng)設(shè)計，這正是產(chǎn)品快速進入市場最寶貴的特征。也是本設(shè)計選擇FPGA的主要原因。2.2開發(fā)軟件介紹2.2.1quartus簡介QuartusⅡ是Altera公司的綜合PLD開發(fā)軟件，支持原理圖、VHDL、Verilog-HDL以及AHDL等多種實際輸入形式，內(nèi)嵌自有的綜合器以及仿真器，可以完成從設(shè)計輸入到硬件配置完整PLD設(shè)計流程。QuartusⅡ可以再PC、LINUX以及UNIX上使用，除了可以使用TCL腳本完成設(shè)計流程外，提供了完善的用戶圖形設(shè)計界面。具有運行速度快，界面統(tǒng)一，功能集中，易學易用等特點。QuartusⅡ支持Altera的IP內(nèi)核，包含了LPM/MegaFunction宏功能模塊庫。使用戶可以充分利用成熟的模塊，簡化了設(shè)計復雜性加快了設(shè)計速度。及第三方EDA工具的良好支持也使用戶在設(shè)計流程的各個階段使用熟悉的第三方EDA工具。2.2.2quartus設(shè)計流程QuartusⅡ的設(shè)計流程圖如圖2-2-2-1所示。用戶首先對所做項目進行設(shè)計，明確設(shè)計目的、設(shè)計要求。然后利用原理圖輸入方式或文本輸入方式進行設(shè)計輸入。輸入完成后進行編譯，若編譯過程中發(fā)現(xiàn)錯誤，則應(yīng)檢查設(shè)計輸入以修改錯誤，直至沒有錯誤產(chǎn)生。編譯完成后進行仿真，檢查是否達到設(shè)計要求，若未達到要求，需重新檢查設(shè)計輸入及編譯過程，不斷更迭，直至滿足設(shè)計要求。最后將設(shè)計配置到目標器件中進行硬件驗證與測試。2.2.3QuartusⅡ的設(shè)計特點編譯增強特性提高設(shè)計效率QuartusⅡ編譯增強特性為高密度FPGA提供最高效的增強設(shè)計方法，將設(shè)計編譯時間縮短了近70%,通過LogicLock設(shè)計流程設(shè)計人員可以針對獨立的設(shè)計分區(qū)進行優(yōu)化，對于沒有改動的分區(qū)則保留其特性不變，從而提高時序逼近效率。更快集成IPQuartusⅡ設(shè)計軟件含有SOPCBuider工具，SOPCBuider是QuartusⅡ特有的軟件工具，能快速方便地構(gòu)造嵌入式系統(tǒng)。在設(shè)計周期的早期就對I/O引腳進行分配確認QuartusⅡ軟件可以進行預先I/O分配和確認操作，這樣就可以在整個設(shè)計流程中盡早開始印制電路板的布線設(shè)計工作。同樣。設(shè)計人員可以在任何時間對引腳的分配進行修改確認，無需再進行設(shè)計編譯，使用全新的命令行和腳本功能自動化設(shè)計流程。用戶可以使用命令行或QuartusⅡ軟件中的圖形用戶界面對立運行QuartusⅡ中的綜合，布局布線，時序分析，以及編程等模塊。除了提供Synopsys設(shè)計約束的腳本支持以外，QuartusⅡ軟件中目前還包括了易用的工具命令語言。頻率測量方案很多，但在不同的需求場合不同的需求精度來說所采用的方案也不相同，對于符合本設(shè)計要求的方案主要有以下兩種：方案一：用專用頻率計模塊來測量頻率，如ICM7216芯片，其內(nèi)部帶放大整形電路，可以直接輸入正弦信號，外部振蕩部分選用一塊高精度晶振和兩個低溫度系數(shù)電容構(gòu)成10MHz振蕩電路，其轉(zhuǎn)換開關(guān)具有0.01s，0.1s，1s，10s四種閘門時間，量程可以自動切換，待計數(shù)過程結(jié)束時顯示測頻結(jié)果。方案二：利用可編程計數(shù)器來實現(xiàn)頻率的測量，將被測信號轉(zhuǎn)換為方波信號輸入可編程計數(shù)器ftest的Fx端口，并用門控制信號door在高電平時對脈沖計數(shù)，最后計數(shù)值送入數(shù)碼管中顯示。對以上方案進行比較，利用頻率計模塊來實現(xiàn)頻率測量，ICM7216的外圍硬件電路復雜，測頻精度不夠高；而采用方案二，用VHDL可編程實現(xiàn)的控制計數(shù)器工作，硬件簡單且頻率測量精度高，這也是目前較為成熟的一種高精度測頻方案。因此綜合各方面的因素考慮采用方案二來實現(xiàn)頻率的測量。2.3modelsim簡介Mentor公司的ModelSim是業(yè)界最優(yōu)秀的HDL語言仿真軟件，它能提供友好的仿真環(huán)境，是業(yè)界唯一的單內(nèi)核支持VHDL和Verilog混合仿真的仿真器。它采用直接優(yōu)化的編譯技術(shù)、Tcl/Tk技術(shù)、和單一內(nèi)核仿真技術(shù)，編譯仿真速度快，編譯的代碼與平臺無關(guān)，便于保護IP核，個性化的圖形界面和用戶接口，為用戶加快調(diào)錯提供強有力的手段，是FPGA/AjSIC設(shè)計的首選仿真軟件。

主要特點：

?RTL和門級優(yōu)化，本地編譯結(jié)構(gòu)，編譯仿真速度快，跨平臺跨版本仿真；

?單內(nèi)核VHDL和Verilog混合仿真；

?源代碼模版和助手，項目管理；

?集成了性能分析、波形比較、代碼覆蓋、數(shù)據(jù)流ChaseX、SignalSpy、虛擬對象VirtualObject、Memory窗口、Assertion窗口、源碼窗口顯示信號值、信號條件斷點等眾多調(diào)試功能；

?C和Tcl/Tk接口，C調(diào)試；

?對SystemC的直接支持，和HDL任意混合

?支持SystemVerilog的設(shè)計功能；

?對系統(tǒng)級描述語言的最全面支持，SystemVerilog,SystemC,PSL;3系統(tǒng)的設(shè)計實現(xiàn)3.1DDS特點這種技術(shù)的實現(xiàn)的實現(xiàn)依賴于告訴數(shù)字電路的產(chǎn)生，目前，其工作速度主要受D/A變速器的限制。利用正弦信號的相位與時間呈線性關(guān)系特性，利用查表的方式得到信號的瞬時幅值，從而實現(xiàn)頻率合成。DDS具有超寬的相對帶寬，超高的捷變速率，超細的分辨率以及相位的連續(xù)性，可編程全數(shù)字化，以及可方便實現(xiàn)各種調(diào)制等優(yōu)越性能。但存在雜散大的缺點，限于數(shù)字電路的工作速遞，DDS的頻率上限目前只能達到數(shù)百兆，限制了某些領(lǐng)域的應(yīng)用。3.2DDS原理系統(tǒng)實現(xiàn)圖3-2-1DDS原理框圖系統(tǒng)工作過程為：將存于數(shù)表中的數(shù)字波形，將數(shù)模轉(zhuǎn)換器D/A,形成模擬量波形。2．兩種方法可以改變輸出信號的頻率：(1):改變查表尋址的時鐘CLOCK頻率，可以改變輸出波形頻率。(2):改變尋址的步長來改變輸出信號頻率，DDS即采用此法。步長即為數(shù)字波形查表的相位增量。由累加器對相位增量進行累加。累加器的值作為查表地址。3.D/A輸出的階梯形波形，經(jīng)低通（帶通）濾波，成為質(zhì)量符合的模擬波形。圖3-2-2累加器工作示意圖設(shè)相位累加器的位寬為,Sin表的大小為,累加器的高P位用于尋址Sin表.時鐘Clock的頻率為,若累加器按步進為1地累加直至溢出一遍的頻率為若以M點為步長,產(chǎn)生的信號頻率為M稱為頻率控制字該DDS系統(tǒng)的核心是相位累加器，它由一個加法器和一個位相位寄存器組成，每來一個時鐘，相位寄存器以步長增加，相位寄存器的輸出與相位控制字相加，然后輸入到正弦查詢表地址上。正弦查詢表包含一個周期正弦波的數(shù)字幅度信息，每個地址對應(yīng)正弦波中0-3600范圍的一個相位點。查詢表把輸入的地址相位信息映射成正弦波幅度的數(shù)字量信號，驅(qū)動DAC，輸出模擬量。相位寄存器每經(jīng)過/M個時鐘后回到初始狀態(tài)，相應(yīng)地正弦查詢表經(jīng)過一個循環(huán)回到初始位置，整個DDS系統(tǒng)輸出一個正弦波。輸出正弦波周期為 頻率為頻率控制字與輸出信號頻率和參考時鐘頻率之間的關(guān)系為： 其中N是相位累加器的字長。頻率控制字與輸出信號頻率成正比。由取樣定理，所產(chǎn)生的信號頻率不能超過時鐘頻率的一半，在實際運用中，為了保證信號的輸出質(zhì)量，輸出頻率不要高于時鐘頻率的33%,以避免混疊或諧波落入有用輸出頻帶內(nèi)。在圖中，相位累加器輸出位并不全部加到查詢表，而要截斷。相位截斷減小了查詢表長度，但并不影響頻率分辨率，對最終輸出僅增加一個很小的相位噪聲。DAC分辨率一般比查詢表長度小2-4位。通常用頻率增量來表示頻率合成器的分辨率，DDS的最小分辨率為這個增量也就是最低的合成頻率。最高的合成頻率受奈奎斯特抽樣定理的限制，所以有與PLL不同,DDS的輸出頻率可以瞬時地改變,即可以實現(xiàn)跳頻，這是DDS的一個突出優(yōu)點，用于掃頻測量和數(shù)字通訊中，十分方便。3.3DDS信號質(zhì)量分析DDS信號源的性能指標：1,頻率穩(wěn)定度，等同于其時鈡信號的穩(wěn)定度。2,頻率的值的精度，決定于DDS的相位分辨率。即由DDS的相位累加器的字寬和ROM函數(shù)表決定。本題要求頻率按10Hz步進，頻率值的誤差應(yīng)遠小于10Hz。DDS可達到很高的頻率分辨率。3,失真與雜波：可用輸出頻率的正弦波能量與其他各種頻率成分的比值來描述。失真與雜波的成分可分為以下幾個部分：⑴，采樣信號的鏡像頻率分量。DDS信號是由正弦波的離散采樣值的數(shù)字量經(jīng)D/A轉(zhuǎn)換為階梯形的模擬波形的，當時鐘頻率為，輸出正弦波的頻率為時，存在著以采樣頻率為折疊頻率的一系列鏡像頻率分量，這些鏡像頻率值為n±它們的幅度沿Sin(x)/x包絡(luò)滾降。其輸出信號的頻譜如圖6.19所示。⑵D/A的字寬決定了它的分辨率，它所決定的雜散噪聲分量，滿量程時，對信號的信噪比影響可表示為S/D+N=6.02B+1.76dB其中B為D/A的字寬，對于10位的D/A，信噪比可達到60dB以上。增加D/A的位數(shù)，可以減少波形的幅值離散噪聲。另外，采用過采樣技術(shù)，即大幅度增加每個周期中的樣點數(shù)（提高時鐘頻率），也可以降低該類噪聲。過采樣方法使量化噪聲的能量分散到更寬的頻帶，因而提高了信號頻帶內(nèi)的信噪比。⑶相位累加器截斷造成的雜波。這是由正弦波的ROM表樣點數(shù)有限而造成的。通過提高時鐘頻率或采用插值的方法增加每個周期中的點數(shù)（過采樣），可以減少這些雜波分量。⑷D/A轉(zhuǎn)換器的各種非線性誤差形成的雜散頻率分量，其中包括諧波頻率分量，它們在N頻率處。這些雜波分量的幅度較小。⑸，其他雜散分量，包括時鐘泄漏，時鐘相位噪聲的影響等。D/A后面的低通濾波器可以濾去鏡像頻率分量和諧波分量，可以濾去帶外的高頻雜散分量，但是，無法濾去落在低通帶內(nèi)的雜散分量。3.4DDS系統(tǒng)優(yōu)缺點優(yōu)點（1）輸出頻率相對帶寬較寬 輸出頻率帶寬為50%fs（理論值）。但考慮到低通濾波器的特性和設(shè)計難度以及對輸出信號雜散的抑制，實際的輸出頻率帶寬仍能達到40%fs。（2）頻率轉(zhuǎn)換時間短 DDS是一個開環(huán)系統(tǒng)，無任何反饋環(huán)節(jié)，這種結(jié)構(gòu)使得DDS的頻率轉(zhuǎn)換時間極短。事實上，在DDS的頻率控制字改變之后，需經(jīng)過一個時鐘周期之后按照新的相位增量累加，才能實現(xiàn)頻率的轉(zhuǎn)換。因此，頻率時間等于頻率控制字的傳輸，也就是一個時鐘周期的時間。時鐘頻率越高，轉(zhuǎn)換時間越短。DDS的頻率轉(zhuǎn)換時間可達納秒數(shù)量級，比使用其它的頻率合成方法都要短數(shù)個數(shù)量級。（3）頻率分辨率極高 若時鐘fs的頻率不變，DDS的頻率分辨率就是則相位累加器的位數(shù)N決定。只要增加相位累加器的位數(shù)N即可獲得任意小的頻率分辨率。目前，大多數(shù)DDS的分辨率在1Hz數(shù)量級，許多小于1mHz甚至更小。（4）相位變化連續(xù) 改變DDS輸出頻率，實際上改變的每一個時鐘周期的相位增量，相位函數(shù)的曲線是連續(xù)的，只是在改變頻率的瞬間其頻率發(fā)生了突變，因而保持了信號相位的連續(xù)性。（5）輸出波形的靈活性 只要在DDS內(nèi)部加上相應(yīng)控制如調(diào)頻控制FM、調(diào)相控制PM和調(diào)幅控制AM，即可以方便靈活地實現(xiàn)調(diào)頻、調(diào)相和調(diào)幅功能，產(chǎn)生FSK、PSK、ASK和MSK等信號。另外，只要在DDS的波形存儲器存放不同波形數(shù)據(jù)，就可以實現(xiàn)各種波形輸出，如三角波、鋸齒波和矩形波甚至是任意的波形。當DDS的波形存儲器分別存放正弦和余弦函數(shù)表時，既可得到正交的兩路輸出。（6）其他優(yōu)點 由于DDS中幾乎所有部件都屬于數(shù)字電路，易于集成，功耗低、體積小、重量輕、可靠性高，且易于程控，使用相當靈活，因此性價比極高。局限性（1）輸出頻帶范圍有限 由于DDS內(nèi)部DAC和波形存儲器（ROM）的工作速度限制，使得DDS輸出的最高頻有限。目前市場上采用CMOS、TTL、ECL工藝制作的DDS工習片，工作頻率一般在幾十MHz至400MHz左右。采用GaAs工藝的DDS芯片工作頻率可達2GHz左右。（2）輸出雜散大 由于DDS采用全數(shù)字結(jié)構(gòu)，不可避免地引入了雜散。其來源主要有三個：相位累加器相位舍位誤差造成的雜散；幅度量化誤差（由存儲器有限字長引起）造成的雜散和DAC非理想特性造成的雜散。4.實驗結(jié)果及前景展望

結(jié)論本次設(shè)計成功的完成了對于低頻頻率的測量和兩路信號相位差的測量實現(xiàn)過程，達到了預計的效果，體現(xiàn)了數(shù)字式測量儀的主要特征。利用簡單的器件就能實現(xiàn)復雜的數(shù)據(jù)測量、統(tǒng)計和顯示，體現(xiàn)了現(xiàn)在電子技術(shù)在生產(chǎn)和生活中的巨大成效，達到了設(shè)計題目本身的要求。并通過本次設(shè)計的過程，加深了對EDA技術(shù)的理解，在不斷的重溫和學習新的知識的過程中完成了本次設(shè)計任務(wù)。測量兩路信號時，將信號分別接到系統(tǒng)的兩個輸入端口上，在開關(guān)斷開的狀態(tài)下，數(shù)碼管顯示的數(shù)據(jù)為信號的頻率；開關(guān)閉合，數(shù)碼管則顯示的是兩路信號的相位差。本系統(tǒng)實現(xiàn)了題目基本部分以及發(fā)揮部分的要求，經(jīng)過測試，