大學計算機2010-2011學年第一學2009級《計算機組成原理》期末考試試AB卷（閉卷）學

班級

成 一、單項選擇題（每小題2分，共30分馮·計算機中指令和數據均以二進制形式存放在器中，CPU區分它們的依據是 C.指令周期的不同階 D．指令和數據所在的單均采用補碼表示，且位數分別為5位和7位(均含2位符號位)。若有兩個數X=27×29/32，Y=25×5/8，則X+Y的最終結果是： D.十進制數5的單精度浮點數IEEE754代碼為A.B.某計算機的Cache共有16塊，采用2路組相聯方式，每個主存塊大小為32字節，按字節編址。129Cache的組號是： 某計算機主存容量為64KB．其中ROM區為4KB．其余為RAM區，按字節編址；現要用2K×8位的ROM和4K×4位的RAM來設計該器，則需要上述規格的ROM數和RAM數分別 C．1、 D.2、有一個lK×l的DRAM，內是32×32結構，采用分散刷新方式，如果刷新間隔不超過2ms， 16位，主存按字節編址，轉移指令采用相對尋址，由兩個字節組成，第一字節為操作碼PC1。若某轉移指令所在主存2000H06H，則該轉移指令成功轉以后的目標地址是： B. DRISCRISC普遍采用微程序控制 RISC大多數指令在一個時鐘周期內RISC的通用寄存器數量相對CISCRISCCISC90ns、80ns、70ns60nsCPU時鐘周期至少是： B. 42個時鐘周期，總線時鐘10MHZ，則總線帶寬是： B. C．10 D．80假設某計算機的系統由出Cache和主存組成，某程序執行過程中訪存1000次，其中缺失50次，則Cache中率是 B. 一個分段管理系統中，地址長度為32位．其中段號8位，則最大段長A．28字 D.232字界地址保 B．程序代碼保護C．數據保 D.棧保鍵盤輸 （16分iRi,Ri+1,證明不恢復余數法中加減交已知接收到的海明碼為01001l1偶校驗)三（12分）某半導體器容量為15KB，其中區8KB，可選EPROM為4K×8位；隨機讀寫區7KB，可選SRAM有：4K×4位、2K×4位、IK×4位。地址總線A15～A0，雙向數據總線D0，R/W為讀／寫控制信號，MREQ為低電平時允許器工作信號。設計并畫出該器邏輯圖四、(15分)請求分頁管理系統中，假設某程序的頁表內容如下表所示011021頁面大小為4KB，一次內存的時間是l00ns．一次快表(TLB)的時間是10ns，處理一次缺頁的108ns(TLB和頁表的時間)2個頁面，采用最近最少使用置換算法(LRU)。假設①TLB初始為空;②地址轉換時先TLB，若TLB未命中，再頁表；TLB;0表示頁面不在內存，產生缺頁中斷，調入該頁面或置換頁表中頁面各需多少時間?物理地址分別是多少?給出過程。l0MDRinE1DBMDR，MDRin1表示允許數據從內總線打入MDR。假設MAR的輸出一直處于使能狀態，加法指令ADDR0（R1）Rl的內容所指主存單元中保存。寫出其指令操作流程圖并分解為微操作序列。六．(12分)某計算機的CPU主頻為500MHZ，CPI5（即執行每條指令平均需5個時鐘周期)。假定某外設的數據傳輸率為0.5MB/S，采用中斷方式與主機進行數據傳送，以32位為傳輸單位．對應的中182條指令的執行時間。請回答下列問題，要求給出(1)在中斷方式下，CPUI/OCPU時間的百分比是多少（2)5MB/SDMADMA傳送大小為5000BDMA預處理和后處理的總開銷為500個時鐘周CPU用于該外設I/O的時間整個CPU時間的百分比是多少?(假設DMA與CPU之間沒有訪存)。一、單項選擇題（2301、2、3、4、5、6、7、8、9、10、12、13、14、15、（16iRi,Ri+1,證明不恢復余數法中加減交若Ri<0 Ri+1=2(Ri+Y)–Y=2Ri+Y;若Ri>0 Ri+1=2Ri-Y;所以加減交替法的原碼除法運算的規則是：當余數為負時，商上0，余數左移一位，再加上除數；當1，余數左移一位，再減去除數。已知接收到的海明碼為01001l1偶校驗)，問有沒有錯誤？傳送的信息是什么？0100111√√√√√√√√√√√√ （12解：該器的地址分配如下4K×8 00004K×8 0100H～4K×4RAM(2片 2000H～2K×4RAM(2片 1K×4RAM(2片 （15）寄寄③④⑤（15）（12）32位(4B)0.5MB/4B0.5×106/412.5×104（18+2）×5×12.5×104CPU500MHZCPUI/OCPU12.5×106/500×10-6=0.025=2.5%DMADMA5MB/5000B=103次,1DMA操作的時鐘周CPU500MHZDMA方式下，CPUI/OCPU時間的百分比是:500×103/500×10-6=10-3=0.1%]大學計算機2010-2011學年第一學2009級《計算機組成原理》期末考試試BB卷(閉卷)學

班級

成 一、單項選擇題（2201、機器運算發生溢出的根本原因是 2、在Cache更新時，把數據同時寫入Cache和主存的策略是 3、層次化器結構的設計是依據 原理。A．器周期 B．器強制 4、在虛擬器中為了提高主存中率，可以采取的措施是 C．增大Cache容 D．將LRU算法改為FIFO算5、以下錯誤的敘述是 A．RAID0采用鏡像 B．RAID1采用磁盤鏡C．RAID2采用海明碼校 D．RAID3采用奇偶校6、在采用增量方式的微指令中，下一條微指令的地址 7、垂直型微指令的特點是 8、組合邏輯控制器中，微操作信號的形成主要與 信號有關 10、硬盤的輸入輸出適合采用 二、運算方法與運算器分析題（20一種（7，4）4x1x2x3

23個校驗位c1c2c3c1x1x2

c2

x2x3

c3x1

wx1,x2,x3,x4,c1,c2,c3w1,w2,w3,w4,w5,w6,w71（10分）計算相應的（7，4）2（10分）用組合邏輯設計一個海明碼的編和譯三、指令系統與控制器設計題（2031T；在執行段，MOV2T，ADD3T，MUL4T1T1T 1（5分）2（10分）3（5分）四、系統與結構分析題（共20分某計算機的主存－Cache器層次采用組相聯方式，字塊大小為64字。Cache存儲器容量為32字塊，按4字塊分組，主器容量為1024字塊。問主存地址共需多少位?主存地址字段如何劃分各需多少位?假設Cache器起始時為空，CPU從主存單元0，1，2，…，3071依次讀出3072個字，采用LRU(近來最少使用)五、輸入輸出系統設計題（2081～2～3～4～5～6～7～8，設置中斷寄存器后，中斷響應的優先順序變1～3～5～7～2～4～6～81、碼應如何設置2、如果CPU在執行一個應用程序時有5、6、7、84個中斷同時到達，CPU在按優先順序處理到第3個中斷請求的過程中又有一個3中斷請求到達CPU試畫出CPU響應這些中斷大學計算機2010-2011學年第一學2009級《計算機組成原理》期末考試試BB卷(閉卷)一、單項選擇題（2201、2、3、4、5、6、7、8、9、10、二、運算方法與運算器分析題（201、相應（7，4）2三、指令系統與控制器設計題（20（1（5 取 譯（2（5時一個時鐘周期，寫數(R0)k+1指令數據相關，需延時一個時鐘周期。取指譯碼加寫入取指譯碼取數寫入取指譯碼取數寫入（3（5k+1四、