華中科技大學武昌分校

DSP器件及應用

黃向宇

huangmao72@126.com12/17/20221華中科技大學武昌分校12/16/20221第七章TMS320C54x基本系統的設計12/17/20222第七章TMS320C54x基本系統的設計12/16/202LowestCostControlSystemsStorageMotorControl

Highest

EfficiencyBestMIPSper:

Watt/Dollar/SizeWirelessClientsModems/TelephonyVoIPHighestPerformanceMultiChannel,

MultiFunctionCommInfrastructurexDSLImaging,VideoC6000

(C62x,C67x,C64x)C3xC4xC8x’C2000

(C20x,C24x,C28x)C1xC2xC5000

(C54x,C55x)C5x12/17/20223LowestCost Highest

Efficienc四邊扁平封裝(TQFP)

球格陣列（BGA）封裝SOICLQFP28PLCC12/17/20224四邊扁平封裝(TQFP)球格陣列（BGA）封裝SOICLQ7.1硬件系統組成基本系統的設計復位和時鐘電路存儲器接口前向通道，A/D，V/f后向通道，D/A，f/V，PWM人機接口，鍵盤，顯示器多機通訊和總線擴展一件“系統集成”的工作，我們可以使用現有開發成功的硬件平臺及算法去實現我們特殊的應用12/17/202257.1硬件系統組成基本系統的設計一件“系統集成”的工作，我12/17/2022612/16/20226TMS320C54xD(15-0)A(15-0)PS\DS\IS\R/W\MSTRB\IOSTRB\READYIAQ\MSC\RS\X1X2\CLKINCLKOUTCLKMD(1-3)MP/MC\CNTHOLD\HOLDA\NM1\INT(0-3)\IACK\XFBIO\TOUT\CLKX0\DX0FSX0\CLKR0DR0FSR0\CLKX1\DX1FSX1\CLKR1DR1FSR1\數據/地址總線和控制信號系統控制時鐘復位信號外部DMA接口外部中斷接口外部標志定時器輸出串口0串口112/17/20227TMS320C54xD(15-0)RS\HOLD\TOUT\主要擴展接口信號RS\:復位，保持3個時鐘周期MSTRB\:外部數據存儲器選通信號PS\:外部程序存儲器片選信號DS\:外部數據存儲器片選信號IS\:I/O設備選擇信號IOSTRB\:I/O設備選通信號R/W\:讀/寫信號HOLD\:請求控制存儲器接口信號HOLDA\:響應控制存儲器接口信號MSC\:微狀態完成信號IAQ\:中斷請求信號IACK\:中斷響應信號MP/MC\:DSP工作方式選擇信號READY:數據準備好信號12/17/20228主要擴展接口信號RS\:復位，保持3個時鐘周期12/16/外部中斷引腳NMI:不可屏蔽中斷INT0:可屏蔽外部中斷通訊端口引腳串口主機通訊并行接口HPI通用I/O端口引腳XF:輸出BIO\:輸入12/17/20229外部中斷引腳12/16/202297.2外部存儲器和I/O擴展12/17/2022107.2外部存儲器和I/O擴展12/16/202210外擴的作用盡管許多DSP片內存儲器很大，但片外存儲器仍是不可缺少的。片外存儲器的作用包括:(1)用EPROM/FIash等非易失存儲器為DSP固化程序。(2)用片外RAM存儲大量數據。用FIFO(先進先出)、雙端日存儲器等與其他設備握手并傳輸數據。12/17/202211外擴的作用盡管許多DSP片內存儲器很大，但片外存儲器仍是不C54xDSP的外部接口包括數據總線、地址總線和一組用于訪問片外存儲器與I/O端口的控制信號線，C54xDSP外部程序、數據存儲器以及I/O擴展地址和數據總線的復用，完全依靠片選和讀寫選通配合時序控制完成外部程序存儲器、數據存儲器和擴展I/O的操作。12/17/202212C54xDSP的外部接口包括數據總線、地址總線和一組用于外部擴展時需注意的問題外部存儲器分為串口存儲器和并口存儲器兩種。在DSP系統中，由于要求高速交換數據，從接口方式考慮，一般都采用并口擴展存儲器。在選擇外部存儲器時，應首先考慮下面幾個問題:（1）電壓（2）速度（3）容量12/17/202213外部擴展時需注意的問題外部存儲器分為串口存儲器和并口存儲器存儲器與DSP的接口ROM掩膜只讀存儲器（PROM）一次性編程的OTPROM紫外線可擦除EPROM電可擦除EEPROM可快速擦寫閃存flashmemory,256M,100萬次擦寫，60ns以下的訪問速度，工作電壓逐漸下降12/17/202214存儲器與DSP的接口ROM12/16/202214RAM靜態RAM（SRAM）AsyncSRAM,(AsynchromousStaticRAM),異步靜態隨機存儲器Sbsram,(synchronousburstsram),同步突發靜態隨機存儲器PBSRAM,(PipelinedBurstSRAM)，管道突發隨機存儲器動態RAM（DRAM）EDORAM，(extendeddataout),擴展數據輸出存儲器CDRAM,(CachedDRAM)，高速緩存隨機存儲器SDRAM,(SynchronousDRAM),同步動態隨機存儲器DDRSDRAM,(DoubleDataRateSDRAM),同步動態隨機儲存器ⅡRAMBUSRAM,rdram12/17/202215RAM12/16/202215C54x：MemoryMapMicroprocessor系統復位后，從位于片外的程序存儲區(EPROM)開始執行Microcomputer系統復位后，從位于片內的程序存儲區(ROM)開始執行12/17/202216C54x：MemoryMapMicroprocessor112/17/20221712/16/202217程序存儲器擴展程序存儲器、數據存儲器、I/O擴展使用相同的地址和數據線程序存儲器的三種工作方式讀，片選為低電平（有效）維持，片選為高電平（不選）編程擴展時的考慮容量大，減少芯片組合的數量根據CPU工作頻率，選擇讀取速度相當的器件編程方式選擇相應的邏輯控制芯片（各存儲空間的相互兼容）12/17/202218程序存儲器擴展程序存儲器、數據存儲器、I/O擴展使用相同的地ROM與DSP的接口一般存儲器的數據線為8位，需要采用兩片存儲器才能構成16位數據和程序的存取相當一部分ROM需要5V供電快速PROM/EPROM接口TMS320的地址線和數據線與存儲器的地址線和數據線相連，輔以必要的譯碼電路慢速EPROM等待狀態EEPROM工作方式的選擇：讀操作，寫操作，輸出禁止，寫禁止FlashMemory工作方式的選擇：讀，編程，SV擦除，寫禁止，編程禁止CE\OE\WE\12/17/202219ROM與DSP的接口一般存儲器的數據線為8位，需要采用兩片存TMS320與EPROM接口邏輯圖A0-A15TMS320MSC\READY\D0-D7邏輯控制CE\ROMR\WPS\MSTRB\12/17/202220TMS320與EPROM接口邏輯圖A0-A15TMS320M供電電壓不同時

TMS320與ROM接口邏輯圖A0-A15TMS320MSC\READY\D0-D7邏輯控制CE\ROMR\WPS\MSTRB\3.3V5VD0D7D0D712/17/202221供電電壓不同時

TMS320與ROM接口邏輯圖A0-A15TFlashROMA0-A15TMS320IO0-IO15CE\AT29LV1024R\WPS\GNDA0-A15D0-D15WE\OE\WE\編程選擇控制端，離線程序固化CE\片選，連接程序片選信號OE\輸出使能（DSP上MSTRB存儲器控制選通信號可用于擴展多個程序存儲器）12/17/202222FlashROMA0-A15TMS320IO0-IO15CE數據存儲器擴展程序存儲器、數據存儲器、I/O擴展使用相同的地址和數據線靜態存儲器SRAM和動態存儲器DRAM擴展時的考慮容量速度DMA接口問題12/17/202223數據存儲器擴展程序存儲器、數據存儲器、I/O擴展使用相同的地RAM與DSP的接口可用作數據存儲器，也可用到程序存儲器TMS320提供了PS\和DS\選擇不同的地址空間PS\DS\A15地址空間：8000h-FFFFh正確地劃分程序和數據空間片選信號12/17/202224RAM與DSP的接口可用作數據存儲器，也可用到程序存儲器PSTMS320與RAM接口邏輯圖A0-A15TMS320MSC\READY\D0-D7邏輯控制CE\RAMR\WDS\D0-D7CE\RAMD0-D7D8-D15MSTRB\如果內部RAM設置為有效，則相同地址的RAM自動無效12/17/202225TMS320與RAM接口邏輯圖A0-A15TMS320MSCRAMA0-A15TMS320IO0-IO15CE\ICSI64LV16R\WDS\GNDA0-A15D0-D15WE\OE\WE\寫控制端CE\片選，連接數據選通信號OE\讀允許（DSP上MSTRB存儲器控制選通信號可用于擴展多個數據存儲器）12/17/202226RAMA0-A15TMS320IO0-IO15CE\ICSI程序和數據存儲器共同安排在RAM程序區和數據區分開（128k＊16）PS\接外部RAM的A16程序區：00000h-0FFFFh數據區：10000h-1FFFFhDSP：程序區和數據區相同（內部RAM有效，擴展的外部RAM自動無效）A0-A15TMS320D0-D16CS\RAMR\WPS\MSTRB\A16A0-15WE\12/17/202227程序和數據存儲器共同安排在RAM程序區和數據區分開（128k程序和數據存儲器共同安排在RAM混合程序區和數據區（128k＊16）C549有額外的7根地址線，以訪問8M程序空間數據區的尋址范圍只能是64kA0-A15TMS320D0-D16CS\RAMR\WA16MSTRB\A16A0-15WE\12/17/202228程序和數據存儲器共同安排在RAM混合程序區和數據區（128kTMS320與I/O接口與外部存儲器的接口方式相同，地址總線、數據總線、片選信號控制信號IOSTRB\替代MSTRB\通用I/O引腳：BIO\和XFBIO\輸入引腳，監視外圍設備的狀態XF輸出引腳，向外部器件發信號BSP引腳（CLKX、FSX、DX、CLKR、FSR、DR）作為I/O串口相應控制寄存器處于復位狀態串口的通用I/O功能被使能引腳輸入還是輸出可設置（DX只能輸出、DR、CLKS只能輸入）HPI的8條數據線引腳作為I/O復位狀態下I/O控制寄存器（GPIOCR）和狀態寄存器（GPIOSR）12/17/202229TMS320與I/O接口與外部存儲器的接口方式相同，地址總線液晶模塊TMS320D0-D7RDTCM-A0902RS\RW\D0-D7RESET\A0WR\IOSTRB\A14A15CS\CS\片選RD讀WR\寫A0寄存器選擇擴展的I/O地址：數據：BFFFH命令：3FFFHA0為數據、命令寄存器選擇引腳液晶命令和液晶數據需要調用PORTW寫12/17/202230液晶模塊TMS320D0-D7RDTCM-A0902RS\R鍵盤的連接與驅動C54xD0-D7GNDHC573D0-D7OC\IS\A12A13IOSTRB\Q1Q2Q3Q4Q5HC573D1D2D3VddCQ0-Q7OC\CVdd鎖存緩沖器讀鍵盤端口地址：EFFFh寫鍵盤端口地址：DFFFh軟件編程：（1）行掃描進行按鍵查詢；（2）延遲>10ms進行防抖處理12/17/202231鍵盤的連接與驅動C54xD0-D7GNDHC573D0-D77.3A/D和D/A接口設計12/17/2022327.3A/D和D/A接口設計12/16/202232一前向通道的設計將實際系統中的物理信號轉化為數字信號的通道包括傳感器、信號調理電路、A/D信號采集三個部分精度的匹配傳感器抗混疊濾波信號調理采樣保持A/D或V/fDSP12/17/202233一前向通道的設計將實際系統中的物理信號轉化為數字信號的通道A/D轉換器直接A/D轉換器并聯比較型反饋比較型間接A/D轉換V/T型V/f型同一代的TMS320系列產品的CPU結構是相同的，但其片內存儲器及外設電路的配置是不同的。一些派生器件，就是片內存儲器和外設電路的不同組合，以滿足世界電子市場的各種需要。12/17/202234A/D轉換器直接A/D轉換器同一代的TMS320系列產品的C模數轉換模塊(ADC)-TMS320C240模數轉換器的主要特征：包含有雙路的十位模數轉換單元，每個ADC單元有8個模擬輸入，兩路ADC輸入通道的輸入信號同時采樣并轉換；數字結果＝1023×輸入電壓/參考電壓；每個ADC單元的完全轉換時間最長為6.6微秒；ADC模塊的參考電壓必須由外部供給；可執行單個的采樣/保持和轉換操作；兩個轉換單元各有一個雙緩沖的高速輸入輸出的結果寄存器和控制寄存器，可在不影響當前轉換進程的前提下，向ADC控制寄存器中的某些位寫入；可由軟件指令，裝置管腳的外部信號跳變，或由EV事件，如普通定時器、比較輸出或捕獲單元4等來啟動AD轉換如果中斷未被屏蔽，在每次轉換結束時設置中斷標志有效并產生中斷。12/17/202235模數轉換模塊(ADC)-TMS320C240模數轉換器的主要A/D轉換器選擇的考慮速度與要處理信號的最高頻率相關精度與要處理信息的最小誤差和最高分辨率相關接口類型取決于DSP的接口類型和要求的接口速度自帶采樣保持與否電源的種類12/17/202236A/D轉換器選擇的考慮速度12/16/202236DSP與A/D轉換器的接口并行接口方式通過譯碼電路將A/D轉換器映射到DSP的I/O空間或存儲器空間中如果映射到I/O空間，DSP用I/O指令與A/D轉換器交換數據串行接口方式需要解決同步通信時序問題軟件實現異步傳輸模式I/O口和中斷結合實現同步傳輸模式DSP芯片提供的同步串口12/17/202237DSP與A/D轉換器的接口并行接口方式12/16/20223DSP與并行A/D1674的接口兩種模式：全控模式和單一模式全控模式：CE,CS\,R/C\控制轉換和讀數CE=1,CS\=0,R/C\=1,讀數；R/C\=0啟動AD轉換單一模式：CE=1,CS\=0,12/8\=1,A0=0,R/C\控制讀數和轉換A0A15CEIOSTRB\CS\R/W\A0C54xAD1674STS\R/C\INT1控制邏輯D0D1112/17/202238DSP與并行A/D1674的接口A0A15CEIOSTRDSP與并行A/D7874的接口采樣由CONVST\輸入啟動由定時器或精確的時鐘源驅動上升沿將4個通道采樣保持INT\變低表示轉換完畢A0A15CLKSTRB\CS\R/W\RD\C54xAD7874INT\CONVST\INT1控制邏輯D0D11晶振輸入12/17/202239DSP與并行A/D7874的接口A0A15CLKSTRBDSP與串行A/DMAX121的接口DRSDATAFSRFSTRTCLKRCLKINC54xMAX121CS\CONVST\XF三種工作模式CONVST\啟動：MODE接高電平，CS\接地，FSTRT為串行幀輸出，SDATA為串行數據輸出，適于采樣時間需精確控制場合CS\啟動：MODE接高電平，CONVST\接地，適于與其他器件共用數據線的場合連續轉換模式：MODE,CS\,CONVST\接地，通過

DMA或FIFO緩沖器與存儲器相連，適于采樣時間不需精確控制的場合12/17/202240DSP與串行A/DMAX121的接口DRSDATAFSR二后向通道的設計并行接口DAC7624輸入寄存器、DAC寄存器、控制邏輯（A0,A1,R/W\,CS\），LDAC\輸入裝載串行接口DSP201數據格式與輸入電壓范圍（二進制補碼）輸出更新：ENABLE接地，CONV\控制數據傳輸與同步（連續、鎖存）字長選擇DXSINAFSXSYNCCLKXXCLKC54xDSP201CONV轉換速率發生器ENABLE\12/17/202241二后向通道的設計并行接口DAC7624DXSINAFS其他常用芯片集成有源濾波器附加少量的外加電阻就可靈活實現高通、低通、帶通、帶阻等功能電路簡單，靈活，高精度，高穩定性，高性能MAX74XX帶通濾波器MZX260/1/2可編程通用有源濾波器（微處理器）可編程放大器通過軟件對增益進行編程的運算放大器（不用外加任何元件）增益編程方式：1,2,4,8,…;1,10,100,…AD526(1,2,4,8,16五檔)12/17/202242其他常用芯片集成有源濾波器12/16/202242幾個基本結論AD采集的精度取決于參考電壓、布線和正確的時序外部參考電壓和內部參考電壓模擬地和數字地的隔離電源和地的干擾：屏蔽和加大地的布線面積器件的選用：各個器件之間的配套接插件：可能成為重要的信號污染源12/17/202243幾個基本結論AD采集的精度取決于參考電壓、布線和正確的時序17.4時鐘和復位電路時鐘及復位電路是DSP應用系統必須具備的基本電路，TMS320C54x可以通過鎖相環PLL為芯片提供高穩定頻率的時鐘信號，同時實現時鐘的倍頻或分頻。對于一個DSP系統而言，上電復位電路雖然只占很小的一部分，但它的好壞將直接影響系統的穩定性。12/17/2022447.4時鐘和復位電路時鐘及復位電路是DSP應用系統必須具DSP的復位上電復位、手動復位、軟件復位Reset引腳上5個機器周期以上的低電平來實現考慮到晶振的穩定時間，上電復位一般在Reset引腳上置100-200ms的低電平脈沖最簡單的復位電路為分立元件的RC電路V=Vcc(1-e-t/RC)集成的微處理器監控復位電路，MAX707/708帶有看門狗電路電壓門檻檢測器VCCKRESETTMS32012/17/202245DSP的復位VCCKRESETTMS32012/16/202時鐘電路的設計外部時鐘直接輸入X2/CLKIN引腳，X1懸空（采用封裝好的晶體振蕩器）外接晶振啟動片內的振蕩電路為了提高系統的穩定性一般DSP內部都有可編程鎖相環PLL，其功能是把外部提供的時鐘倍頻或分頻做為DSP工作的頻率（如外加10M時鐘，經PLL倍頻后DSP可工作在100M，這樣外部電路已非常低的頻率工作會較穩定硬件配置和軟件配置引腳：CLKMD1–CLKMD3時鐘模式寄存器CLKMDX1X2/CLKIN12/17/202246時鐘電路的設計X1X2/CLKIN12/16/202246C5402鎖相環硬件配置方式CLKMD1CLKMD1CLKMD1CLKMD時鐘模式000E007hPLL*150019007hPLL*100104007hPLL*51001007hPLL*2110F007hPLL*11110000h1/2101F000h1/4011E007h-兩種模式：（1）PLL模式；（2）DIV模式12/17/202247C5402鎖相環硬件配置方式CLKMD1CLKMD1CLKM專用復位電路RC設計的復位電路，電路結構簡單，但可靠性差，在惡劣的環境中很容易受到干擾影響，引起誤動作。因此，在要求比較高的場合，為保證設備的正常運行，必須設置硬件監控電路。12/17/202248專用復位電路RC設計的復位電路，電路結構簡單，但可靠性差，MAX706MAX706是MAXIM公司推出的集復位、掉電檢測、看門狗功能于一體的多功能芯片。該芯片具有電源投入時的復位功能，能夠檢測出電源掉電和電源瞬時短路并給出復位信號。同時具有電源電壓上升時復位信號的解除功能。當程序走飛后，它也能夠使DSP系統復位。12/17/202249MAX706MAX706是MAXIM公司推出的集復位、掉電檢12/17/20225012/16/2022507.5供電系統設計TMS320C54x系列芯片大部分采用低電壓設計，這樣可以大大地節約系統的功耗，該系列芯片的電源分為兩種，即內核電源與I/O電源，其中I/O電源一般采用3.3V設計，而內核電源采用3.3V,2.5V或1.8V電源，降低內核電源的主要目的是為了降低功耗。。12/17/2022517.5供電系統設計TMS320C54x系列芯片大部分采用低電源設計為了降低功耗，內核電壓CVDD與I/O電壓DVDD分開，大多數電源電壓5V,3.3V,3V舉例：TMS320VC549I/O電壓為3.3V，內核電壓為2.5V，降低44%的功耗消耗電流估計:CPU、時鐘電路、外設，引腳加電次序：同時加電（理想）；先DVDD、后CVDD電壓調整器的選擇：單電壓輸出芯片，單可調電壓輸出芯片（1.2-9.75V），雙電壓輸出芯片（TPS73HD301,TPS73HD325,TPS73HD318）12/17/202252電源設計為了降低功耗，內核電壓CVDD與I/O電壓DVDD分電源電路通過專用芯片實現雙電壓供電I/O電源DVDD1.8V~2.5V內核電源CVDD3.3V3.3V和5V混合邏輯電路如果電平標準不同或電壓承受要求等問題需要加入電平轉換電路VohVolVihVilVCC3.3VTTLVCMOS4.455.0VTTL0.8512/17/202253電源電路通過專用芯片實現雙電壓供電VohVolVihVilV3.3V和5V混合系統的考慮５VCMOS,5VTTL,3.3VTTL4種情況5VTTL器件直接驅動3.3VTTL器件(電壓承受)3.3VTTL器件直接驅動5VTTL器件5VCMOS器件驅動3.3VTTL器件(電壓承受)3.3VTTL器件驅動5VCMOS器件:雙電壓供電驅動器DSP與外圍器件的接口（電平考慮）與3V器件的直接相連與5V器件的接口：C549不可以承受5V電壓12/17/2022543.3V和5V混合系統的考慮５VCMOS,5VTTL,省電工作方式TMS320VC54x有幾種省電模式，這幾種模式可以使CPU暫時處于體眠狀態，這時的功耗比正常模式要低，但能保持CPU的內容并在恢復正常供電后，恢復正常工作。可以通過執行工DLE1、工DLE2、工DLE3指令，或者使HOLD信號變低，同時將HM狀態位置1以進入省電模式。表7-22給出了各種省電操作。12/17/202255省電工作方式TMS320VC54x有幾種省電模式，這幾種7.7引導方式及設計當用戶在ccs環境下完成開發任務，編寫完成用戶軟件之后，需要脫離依賴PC機的CCS環境，并要求目標系統上電后可自行啟動并執行用戶軟件代碼，這就需要用到Bootloader技術。同時Bootloader也指由TI在生產芯片時預先燒制在TMS320VC5402片內ROM中，完成該功能段的一般代碼名稱。12/17/2022567.7引導方式及設計當用戶在ccs環境下完成開發任務，編寫TMS320C54x的BOOT設計引導方式：DSP系統復位時，其系統軟件代碼所取得的方式DSP內部ROM中的引導裝載程序Bootloader使系統上電后能自動將程序代碼從外部裝載到DSP內部或者外部程序存儲器中運行12/17/202257TMS320C54x的BOOT設計引導方式：DSP系統復位時多種啟動模式(1)HPI啟動模式:由外部處理器(即主機)將執行代碼通過C5402的HPI口搬移到C5402片內RAM。當主機搬移完所有程序代碼后，還要將程序入口地址寫入C5402數據空間007Fh內。這樣，C5402一旦檢測到007Fh處不再為0值，即判斷為代碼轉移完畢，并跳轉到007Fh里存放的地址去執行，從而完成啟動。(2)8bit/16bit的并行啟動模式:C5402通過其數據和地址總線從數據空間讀取自舉啟動表(BootTable)。自舉啟動表內容包括:需要搬移的代碼段，每個段的目的地址，程序入口地址和其他配置信息。

12/17/202258多種啟動模式(1)HPI啟動模式:12/16/20225(3)8bit/16bit的標準串口啟動模式:C5402通過工作在標準模式McBSP接收自舉啟動表，并根據自舉啟動表中的信息裝載代碼,McBSP0支持8bit模式，MCBSP1支持16bit模式。(4)8bit串行EEPROM啟動模式:C5402通過工作在SPI模式的McBSP1接收來自外部串行的EEPROM中的自舉啟動表，并根據自舉啟動表中的信息裝載代碼。(5)8bit116bit的IIO啟動模式:C5402使用XF和BIO引腳，與外部設備達成異步握手協議，從地址0h處的I/O端口讀取自舉啟動表12/17/202259(3)8bit/16bit的標準串口啟動模式:12/16/目的程序代碼可以存儲在片外相對慢速、非易失性器件中，而裝載運行于高速器件提供多種裝載方式，使得DSP可靈活應用到不同系統省去對DSP片內ROM進行掩膜編程，節省大量費用裝載的初始化CPU狀態寄存器初始化，包括：禁止可屏蔽中斷INTM＝1，內部DARAM映射到程序／數據區OVLY＝1，對程序和數據區均設置為７個等待狀態引導裝載程序執行裝載模式判斷。判斷的順序是：HPI模式、SPI模式、外部并行模式、標準串口模式、并行I/O模式12/17/202260目的12/16/202260選擇自舉方式MP/MC\引腳為高電平，工作在微處理器方式，從外部程序存儲器0FF80h起執行用戶程序MP/MC\引腳為低電平，工作在微計算機方式，從片內ROM的0FF80h起執行程序，并選擇自舉方式片內ROM上0FF80h的程序進行初始化，中斷與RAM映象到程序/數據空間檢查INT2，決定是否從HPI加載使I/O選通信號（IS\）為低電平，從地址為0FFFFh的I/O口讀入自舉程序選擇字(BRS)，借助外圍芯片來完成狀態字的設定12/17/202261選擇自舉方式12/16/20226112/17/20226212/16/202262自舉程序選擇字(BRS)76543210自舉加載方式XXXXXX018位并行EPROM方式XXXXXX1016位并行EPROM方式XXXXXX11熱自舉方式XXXX10008位并行I/O方式XXXX110016位并行I/O方式XX000000串行自舉方式，BSP配置成8位XX000100串行自舉方式，BSP配置成16位12/17/202263自舉程序選擇字(BRS)76543210自舉加載方式XXXX并行啟動模式Bootloader首先從I/O空間地址為0FFFFh處讀取一個字的數據，并將該數據作為自舉啟動表在數據空間的起始地址。自舉啟動表起始地址處應包含用于判斷8bit/16bit啟動模式的關鍵字:8bit啟動模式:08AAh，16bit啟動模式:10AAh。如果Bootloader沒有在自舉啟動表的起始地址處得到上述關鍵字，它會轉到數據空間0FFFFh處再去讀取一個字的數據，并將該數據作為自舉啟動表在數據空間的起始地址，再繼續嘗試通過該起始地址去讀取上述關鍵字。12/17/202264并行啟動模式Bootloader首先從I/O空間地址為0FF為了完成系統自啟動，Flash中的數據必須按照自舉啟動表的格式“燒寫”。自舉啟動表的作用是:DSP運行此表時，首先根據表中前部分用戶起始地址，把后面的用戶程序代碼加載到DSP片內程序空間中相應的用戶地址區域(由于Flash與DSP時間不匹配，要設置好SWWR和BSCR寄存器)，然后，根據自舉啟動表中的程序入口地址，在程序空間相應的地址開始運行程序。12/17/202265為了完成系統自啟動，Flash中的數據必須按照自舉啟動表的12/17/20226612/16/202266燒寫工具自舉啟動表可以使用TMS320C54x匯編語言工具包提供的十六進制轉換工具來生成，該工具文件名為hex500.exe。十六進制轉換工具hex500調用格式為:hex500[options]filenamefilename:COFF文件名或命令文件名;-options:提供附加信息，控制十六進制轉換處理過程;12/17/202267燒寫工具自舉啟動表可以使用TMS320C54x匯編語言工具舉例12/17/202268舉例12/16/202268引導過程(1)DSP系統上電后，Bootloader程序運行直到尋址數據空間0xFFFF地址處，得到自舉啟動表的起始地址0x9000;PC指針指向0x9000，執行自舉啟動表的數據;(2)根據自舉啟動表寫入的信息，把后面的程序載入程序空間起始地址0x1400(XPC=0)。然后，DSP的PC指針指向程序入口地址0x144F(XPC=0)，開始執行用戶程序。12/17/202269引導過程(1)DSP系統上電后，Bootloader程12/17/20227012/16/202270華中科技大學武昌分校

DSP器件及應用

黃向宇

huangmao72@126.com12/17/202271華中科技大學武昌分校12/16/20221第七章TMS320C54x基本系統的設計12/17/202272第七章TMS320C54x基本系統的設計12/16/202LowestCostControlSystemsStorageMotorControl

Highest

EfficiencyBestMIPSper:

Watt/Dollar/SizeWirelessClientsModems/TelephonyVoIPHighestPerformanceMultiChannel,

MultiFunctionCommInfrastructurexDSLImaging,VideoC6000

(C62x,C67x,C64x)C3xC4xC8x’C2000

(C20x,C24x,C28x)C1xC2xC5000

(C54x,C55x)C5x12/17/202273LowestCost Highest

Efficienc四邊扁平封裝(TQFP)

球格陣列（BGA）封裝SOICLQFP28PLCC12/17/202274四邊扁平封裝(TQFP)球格陣列（BGA）封裝SOICLQ7.1硬件系統組成基本系統的設計復位和時鐘電路存儲器接口前向通道，A/D，V/f后向通道，D/A，f/V，PWM人機接口，鍵盤，顯示器多機通訊和總線擴展一件“系統集成”的工作，我們可以使用現有開發成功的硬件平臺及算法去實現我們特殊的應用12/17/2022757.1硬件系統組成基本系統的設計一件“系統集成”的工作，我12/17/20227612/16/20226TMS320C54xD(15-0)A(15-0)PS\DS\IS\R/W\MSTRB\IOSTRB\READYIAQ\MSC\RS\X1X2\CLKINCLKOUTCLKMD(1-3)MP/MC\CNTHOLD\HOLDA\NM1\INT(0-3)\IACK\XFBIO\TOUT\CLKX0\DX0FSX0\CLKR0DR0FSR0\CLKX1\DX1FSX1\CLKR1DR1FSR1\數據/地址總線和控制信號系統控制時鐘復位信號外部DMA接口外部中斷接口外部標志定時器輸出串口0串口112/17/202277TMS320C54xD(15-0)RS\HOLD\TOUT\主要擴展接口信號RS\:復位，保持3個時鐘周期MSTRB\:外部數據存儲器選通信號PS\:外部程序存儲器片選信號DS\:外部數據存儲器片選信號IS\:I/O設備選擇信號IOSTRB\:I/O設備選通信號R/W\:讀/寫信號HOLD\:請求控制存儲器接口信號HOLDA\:響應控制存儲器接口信號MSC\:微狀態完成信號IAQ\:中斷請求信號IACK\:中斷響應信號MP/MC\:DSP工作方式選擇信號READY:數據準備好信號12/17/202278主要擴展接口信號RS\:復位，保持3個時鐘周期12/16/外部中斷引腳NMI:不可屏蔽中斷INT0:可屏蔽外部中斷通訊端口引腳串口主機通訊并行接口HPI通用I/O端口引腳XF:輸出BIO\:輸入12/17/202279外部中斷引腳12/16/202297.2外部存儲器和I/O擴展12/17/2022807.2外部存儲器和I/O擴展12/16/202210外擴的作用盡管許多DSP片內存儲器很大，但片外存儲器仍是不可缺少的。片外存儲器的作用包括:(1)用EPROM/FIash等非易失存儲器為DSP固化程序。(2)用片外RAM存儲大量數據。用FIFO(先進先出)、雙端日存儲器等與其他設備握手并傳輸數據。12/17/202281外擴的作用盡管許多DSP片內存儲器很大，但片外存儲器仍是不C54xDSP的外部接口包括數據總線、地址總線和一組用于訪問片外存儲器與I/O端口的控制信號線，C54xDSP外部程序、數據存儲器以及I/O擴展地址和數據總線的復用，完全依靠片選和讀寫選通配合時序控制完成外部程序存儲器、數據存儲器和擴展I/O的操作。12/17/202282C54xDSP的外部接口包括數據總線、地址總線和一組用于外部擴展時需注意的問題外部存儲器分為串口存儲器和并口存儲器兩種。在DSP系統中，由于要求高速交換數據，從接口方式考慮，一般都采用并口擴展存儲器。在選擇外部存儲器時，應首先考慮下面幾個問題:（1）電壓（2）速度（3）容量12/17/202283外部擴展時需注意的問題外部存儲器分為串口存儲器和并口存儲器存儲器與DSP的接口ROM掩膜只讀存儲器（PROM）一次性編程的OTPROM紫外線可擦除EPROM電可擦除EEPROM可快速擦寫閃存flashmemory,256M,100萬次擦寫，60ns以下的訪問速度，工作電壓逐漸下降12/17/202284存儲器與DSP的接口ROM12/16/202214RAM靜態RAM（SRAM）AsyncSRAM,(AsynchromousStaticRAM),異步靜態隨機存儲器Sbsram,(synchronousburstsram),同步突發靜態隨機存儲器PBSRAM,(PipelinedBurstSRAM)，管道突發隨機存儲器動態RAM（DRAM）EDORAM，(extendeddataout),擴展數據輸出存儲器CDRAM,(CachedDRAM)，高速緩存隨機存儲器SDRAM,(SynchronousDRAM),同步動態隨機存儲器DDRSDRAM,(DoubleDataRateSDRAM),同步動態隨機儲存器ⅡRAMBUSRAM,rdram12/17/202285RAM12/16/202215C54x：MemoryMapMicroprocessor系統復位后，從位于片外的程序存儲區(EPROM)開始執行Microcomputer系統復位后，從位于片內的程序存儲區(ROM)開始執行12/17/202286C54x：MemoryMapMicroprocessor112/17/20228712/16/202217程序存儲器擴展程序存儲器、數據存儲器、I/O擴展使用相同的地址和數據線程序存儲器的三種工作方式讀，片選為低電平（有效）維持，片選為高電平（不選）編程擴展時的考慮容量大，減少芯片組合的數量根據CPU工作頻率，選擇讀取速度相當的器件編程方式選擇相應的邏輯控制芯片（各存儲空間的相互兼容）12/17/202288程序存儲器擴展程序存儲器、數據存儲器、I/O擴展使用相同的地ROM與DSP的接口一般存儲器的數據線為8位，需要采用兩片存儲器才能構成16位數據和程序的存取相當一部分ROM需要5V供電快速PROM/EPROM接口TMS320的地址線和數據線與存儲器的地址線和數據線相連，輔以必要的譯碼電路慢速EPROM等待狀態EEPROM工作方式的選擇：讀操作，寫操作，輸出禁止，寫禁止FlashMemory工作方式的選擇：讀，編程，SV擦除，寫禁止，編程禁止CE\OE\WE\12/17/202289ROM與DSP的接口一般存儲器的數據線為8位，需要采用兩片存TMS320與EPROM接口邏輯圖A0-A15TMS320MSC\READY\D0-D7邏輯控制CE\ROMR\WPS\MSTRB\12/17/202290TMS320與EPROM接口邏輯圖A0-A15TMS320M供電電壓不同時

TMS320與ROM接口邏輯圖A0-A15TMS320MSC\READY\D0-D7邏輯控制CE\ROMR\WPS\MSTRB\3.3V5VD0D7D0D712/17/202291供電電壓不同時

TMS320與ROM接口邏輯圖A0-A15TFlashROMA0-A15TMS320IO0-IO15CE\AT29LV1024R\WPS\GNDA0-A15D0-D15WE\OE\WE\編程選擇控制端，離線程序固化CE\片選，連接程序片選信號OE\輸出使能（DSP上MSTRB存儲器控制選通信號可用于擴展多個程序存儲器）12/17/202292FlashROMA0-A15TMS320IO0-IO15CE數據存儲器擴展程序存儲器、數據存儲器、I/O擴展使用相同的地址和數據線靜態存儲器SRAM和動態存儲器DRAM擴展時的考慮容量速度DMA接口問題12/17/202293數據存儲器擴展程序存儲器、數據存儲器、I/O擴展使用相同的地RAM與DSP的接口可用作數據存儲器，也可用到程序存儲器TMS320提供了PS\和DS\選擇不同的地址空間PS\DS\A15地址空間：8000h-FFFFh正確地劃分程序和數據空間片選信號12/17/202294RAM與DSP的接口可用作數據存儲器，也可用到程序存儲器PSTMS320與RAM接口邏輯圖A0-A15TMS320MSC\READY\D0-D7邏輯控制CE\RAMR\WDS\D0-D7CE\RAMD0-D7D8-D15MSTRB\如果內部RAM設置為有效，則相同地址的RAM自動無效12/17/202295TMS320與RAM接口邏輯圖A0-A15TMS320MSCRAMA0-A15TMS320IO0-IO15CE\ICSI64LV16R\WDS\GNDA0-A15D0-D15WE\OE\WE\寫控制端CE\片選，連接數據選通信號OE\讀允許（DSP上MSTRB存儲器控制選通信號可用于擴展多個數據存儲器）12/17/202296RAMA0-A15TMS320IO0-IO15CE\ICSI程序和數據存儲器共同安排在RAM程序區和數據區分開（128k＊16）PS\接外部RAM的A16程序區：00000h-0FFFFh數據區：10000h-1FFFFhDSP：程序區和數據區相同（內部RAM有效，擴展的外部RAM自動無效）A0-A15TMS320D0-D16CS\RAMR\WPS\MSTRB\A16A0-15WE\12/17/202297程序和數據存儲器共同安排在RAM程序區和數據區分開（128k程序和數據存儲器共同安排在RAM混合程序區和數據區（128k＊16）C549有額外的7根地址線，以訪問8M程序空間數據區的尋址范圍只能是64kA0-A15TMS320D0-D16CS\RAMR\WA16MSTRB\A16A0-15WE\12/17/202298程序和數據存儲器共同安排在RAM混合程序區和數據區（128kTMS320與I/O接口與外部存儲器的接口方式相同，地址總線、數據總線、片選信號控制信號IOSTRB\替代MSTRB\通用I/O引腳：BIO\和XFBIO\輸入引腳，監視外圍設備的狀態XF輸出引腳，向外部器件發信號BSP引腳（CLKX、FSX、DX、CLKR、FSR、DR）作為I/O串口相應控制寄存器處于復位狀態串口的通用I/O功能被使能引腳輸入還是輸出可設置（DX只能輸出、DR、CLKS只能輸入）HPI的8條數據線引腳作為I/O復位狀態下I/O控制寄存器（GPIOCR）和狀態寄存器（GPIOSR）12/17/202299TMS320與I/O接口與外部存儲器的接口方式相同，地址總線液晶模塊TMS320D0-D7RDTCM-A0902RS\RW\D0-D7RESET\A0WR\IOSTRB\A14A15CS\CS\片選RD讀WR\寫A0寄存器選擇擴展的I/O地址：數據：BFFFH命令：3FFFHA0為數據、命令寄存器選擇引腳液晶命令和液晶數據需要調用PORTW寫12/17/2022100液晶模塊TMS320D0-D7RDTCM-A0902RS\R鍵盤的連接與驅動C54xD0-D7GNDHC573D0-D7OC\IS\A12A13IOSTRB\Q1Q2Q3Q4Q5HC573D1D2D3VddCQ0-Q7OC\CVdd鎖存緩沖器讀鍵盤端口地址：EFFFh寫鍵盤端口地址：DFFFh軟件編程：（1）行掃描進行按鍵查詢；（2）延遲>10ms進行防抖處理12/17/2022101鍵盤的連接與驅動C54xD0-D7GNDHC573D0-D77.3A/D和D/A接口設計12/17/20221027.3A/D和D/A接口設計12/16/202232一前向通道的設計將實際系統中的物理信號轉化為數字信號的通道包括傳感器、信號調理電路、A/D信號采集三個部分精度的匹配傳感器抗混疊濾波信號調理采樣保持A/D或V/fDSP12/17/2022103一前向通道的設計將實際系統中的物理信號轉化為數字信號的通道A/D轉換器直接A/D轉換器并聯比較型反饋比較型間接A/D轉換V/T型V/f型同一代的TMS320系列產品的CPU結構是相同的，但其片內存儲器及外設電路的配置是不同的。一些派生器件，就是片內存儲器和外設電路的不同組合，以滿足世界電子市場的各種需要。12/17/2022104A/D轉換器直接A/D轉換器同一代的TMS320系列產品的C模數轉換模塊(ADC)-TMS320C240模數轉換器的主要特征：包含有雙路的十位模數轉換單元，每個ADC單元有8個模擬輸入，兩路ADC輸入通道的輸入信號同時采樣并轉換；數字結果＝1023×輸入電壓/參考電壓；每個ADC單元的完全轉換時間最長為6.6微秒；ADC模塊的參考電壓必須由外部供給；可執行單個的采樣/保持和轉換操作；兩個轉換單元各有一個雙緩沖的高速輸入輸出的結果寄存器和控制寄存器，可在不影響當前轉換進程的前提下，向ADC控制寄存器中的某些位寫入；可由軟件指令，裝置管腳的外部信號跳變，或由EV事件，如普通定時器、比較輸出或捕獲單元4等來啟動AD轉換如果中斷未被屏蔽，在每次轉換結束時設置中斷標志有效并產生中斷。12/17/2022105模數轉換模塊(ADC)-TMS320C240模數轉換器的主要A/D轉換器選擇的考慮速度與要處理信號的最高頻率相關精度與要處理信息的最小誤差和最高分辨率相關接口類型取決于DSP的接口類型和要求的接口速度自帶采樣保持與否電源的種類12/17/2022106A/D轉換器選擇的考慮速度12/16/202236DSP與A/D轉換器的接口并行接口方式通過譯碼電路將A/D轉換器映射到DSP的I/O空間或存儲器空間中如果映射到I/O空間，DSP用I/O指令與A/D轉換器交換數據串行接口方式需要解決同步通信時序問題軟件實現異步傳輸模式I/O口和中斷結合實現同步傳輸模式DSP芯片提供的同步串口12/17/2022107DSP與A/D轉換器的接口并行接口方式12/16/20223DSP與并行A/D1674的接口兩種模式：全控模式和單一模式全控模式：CE,CS\,R/C\控制轉換和讀數CE=1,CS\=0,R/C\=1,讀數；R/C\=0啟動AD轉換單一模式：CE=1,CS\=0,12/8\=1,A0=0,R/C\控制讀數和轉換A0A15CEIOSTRB\CS\R/W\A0C54xAD1674STS\R/C\INT1控制邏輯D0D1112/17/2022108DSP與并行A/D1674的接口A0A15CEIOSTRDSP與并行A/D7874的接口采樣由CONVST\輸入啟動由定時器或精確的時鐘源驅動上升沿將4個通道采樣保持INT\變低表示轉換完畢A0A15CLKSTRB\CS\R/W\RD\C54xAD7874INT\CONVST\INT1控制邏輯D0D11晶振輸入12/17/2022109DSP與并行A/D7874的接口A0A15CLKSTRBDSP與串行A/DMAX121的接口DRSDATAFSRFSTRTCLKRCLKINC54xMAX121CS\CONVST\XF三種工作模式CONVST\啟動：MODE接高電平，CS\接地，FSTRT為串行幀輸出，SDATA為串行數據輸出，適于采樣時間需精確控制場合CS\啟動：MODE接高電平，CONVST\接地，適于與其他器件共用數據線的場合連續轉換模式：MODE,CS\,CONVST\接地，通過

DMA或FIFO緩沖器與存儲器相連，適于采樣時間不需精確控制的場合12/17/2022110DSP與串行A/DMAX121的接口DRSDATAFSR二后向通道的設計并行接口DAC7624輸入寄存器、DAC寄存器、控制邏輯（A0,A1,R/W\,CS\），LDAC\輸入裝載串行接口DSP201數據格式與輸入電壓范圍（二進制補碼）輸出更新：ENABLE接地，CONV\控制數據傳輸與同步（連續、鎖存）字長選擇DXSINAFSXSYNCCLKXXCLKC54xDSP201CONV轉換速率發生器ENABLE\12/17/2022111二后向通道的設計并行接口DAC7624DXSINAFS其他常用芯片集成有源濾波器附加少量的外加電阻就可靈活實現高通、低通、帶通、帶阻等功能電路簡單，靈活，高精度，高穩定性，高性能MAX74XX帶通濾波器MZX260/1/2可編程通用有源濾波器（微處理器）可編程放大器通過軟件對增益進行編程的運算放大器（不用外加任何元件）增益編程方式：1,2,4,8,…;1,10,100,…AD526(1,2,4,8,16五檔)12/17/2022112其他常用芯片集成有源濾波器12/16/202242幾個基本結論AD采集的精度取決于參考電壓、布線和正確的時序外部參考電壓和內部參考電壓模擬地和數字地的隔離電源和地的干擾：屏蔽和加大地的布線面積器件的選用：各個器件之間的配套接插件：可能成為重要的信號污染源12/17/2022113幾個基本結論AD采集的精度取決于參考電壓、布線和正確的時序17.4時鐘和復位電路時鐘及復位電路是DSP應用系統必須具備的基本電路，TMS320C54x可以通過鎖相環PLL為芯片提供高穩定頻率的時鐘信號，同時實現時鐘的倍頻或分頻。對于一個DSP系統而言，上電復位電路雖然只占很小的一部分，但它的好壞將直接影響系統的穩定性。12/17/20221147.4時鐘和復位電路時鐘及復位電路是DSP應用系統必須具DSP的復位上電復位、手動復位、軟件復位Reset引腳上5個機器周期以上的低電平來實現考慮到晶振的穩定時間，上電復位一般在Reset引腳上置100-200ms的低電平脈沖最簡單的復位電路為分立元件的RC電路V=Vcc(1-e-t/RC)集成的微處理器監控復位電路，MAX707/708帶有看門狗電路電壓門檻檢測器VCCKRESETTMS32012/17/2022115DSP的復位VCCKRESETTMS32012/16/202時鐘電路的設計外部時鐘直接輸入X2/CLKIN引腳，X1懸空（采用封裝好的晶體振蕩器）外接晶振啟動片內的振蕩電路為了提高系統的穩定性一般DSP內部都有可編程鎖相環PLL，其功能是把外部提供的時鐘倍頻或分頻做為DSP工作的頻率（如外加10M時鐘，經PLL倍頻后DSP可工作在100M，這樣外部電路已非常低的頻率工作會較穩定硬件配置和軟件配置引腳：CLKMD1–CLKMD3時鐘模式寄存器CLKMDX1X2/CLKIN12/17/2022116時鐘電路的設計X1X2/CLKIN12/16/202246C5402鎖相環硬件配置方式CLKMD1CLKMD1CLKMD1CLKMD時鐘模式000E007hPLL*150019007hPLL*100104007hPLL*51001007hPLL*2110F007hPLL*11110000h1/2101F000h1/4011E007h-兩種模式：（1）PLL模式；（2）DIV模式12/17/2022117C5402鎖相環硬件配置方式CLKMD1CLKMD1CLKM專用復位電路RC設計的復位電路，電路結構簡單，但可靠性差，在惡劣的環境中很容易受到干擾影響，引起誤動作。因此，在要求比較高的場合，為保證設備的正常運行，必須設置硬件監控電路。12/17/2022118專用復位電路RC設計的復位電路，電路結構簡單，但可靠性差，MAX706MAX706是MAXIM公司推出的集復位、掉電檢測、看門狗功能于一體的多功能芯片。該芯片具有電源投入時的復位功能，能夠檢測出電源掉電和電源瞬時短路并給出復位信號。同時具有電源電壓上升時復位信號的解除功能。當程序走飛后，它也能夠使DSP系統復位。12/17/2022119MAX706MAX706是MAXIM公司推出的集復位、掉電檢12/17/202212012/16/2022507.5供電系統設計TMS320C54x系列芯片大部分采用低電壓設計，這樣可以大大地節約系統的功耗，該系列芯片的電源分為兩種，即內核電源與I/O電源，其中I/O電源一般采用3.3V設計，而內核電源采用3.3V,2.5V或1.8V電源，降低內核電源的主要目的是為了降低功耗。。12/17/20221217.5供電系統設計TMS320C54x系列芯片大部分采用低電源設計為了降低功耗，內核電壓CVDD與I/O電壓DVDD分開，大多數電源電壓5V,3.3V,3V舉例：TMS320VC549I/O電壓為3.3V，內核電壓為2.5V，降低44%的功耗消耗電流估計:CPU、時鐘電路、外設，引腳加電次序：同時加電（理想）；先DVDD、后CVDD電壓調整器的選擇：單電壓輸出芯片，單可調電壓輸出芯片（1.2-9.75V），雙電壓輸出芯片（TPS73HD301,TPS73HD325,TPS73HD318）12/17/2022122電源設計為了降低功耗，內核電壓CVDD與I/O電壓DVDD分電源電路通過專用芯片實現雙電壓供電I/O電源DVDD1.8V~2.5V內核電源CVDD3.3V3.3V和5V混合邏輯電路如果電平標準不同或電壓承受要求等問題需要加入電平轉換電路VohVolVihVilVCC3.3VTTLVCMOS4.455.0VTTL0.8512/17/2022123電源電路通過專用芯片實現雙電壓供電VohVolVihVilV3.3V和5V混合系統的考慮５VCMOS,5VTTL,3.3VTTL4種情況5VTTL器件直接驅動3.3VTTL器件(電壓承受)3.3VTTL器件直接驅動5VTTL器件5VCMOS器件驅動3.3VTTL器件(電壓承受)3.3VTTL器件驅動5VCMOS器件:雙電壓供電驅動器DSP與外圍器件的接口（電平考慮）與3V器件的直接相連與5V器件的接口：C549不可以承受5V電壓12/17/20221243.3V和5V混合系統的考慮５VCMOS,5VTTL,省電工作方式TMS320VC54x有幾種省電模式，這幾種模式可以使CPU暫時處于體眠狀態，這時的功耗比正常模式要低，但能保持CPU的內容并在恢復正常供電后，恢復正常工作。可以通過執行工DLE1、工DLE2、工DLE3指令，或者使HOLD信號變低，同時將HM狀態位置1以進入省電模式。表7-22給出了各種省電操作。12/17/2022125省電工作方式TMS320VC54x有幾種省電模式，這幾種7.7引導方式及設計當用戶在ccs環境下完成開發任務，編寫完成用戶軟件之后，需要脫離依賴PC機的CCS環境，并要求目標系統上電后可自行啟動并執行用戶軟件代碼，這就需要用到Bootloader技術。同時Bootloader也指由TI在生產芯片時預先燒制在TMS320VC5402片內ROM中，完成該功能段的一般代碼名稱。12/17/20221267.7引導方式及設計當用戶在ccs環境下完成開發任務，編寫TMS320