§2.4TTL邏輯門電路（晶體管—晶體管門電路，雙極型門電路）Transistor-TransistorLogic一、基本BJT反相器的動(dòng)態(tài)特性：如圖：基本BJT反相器若帶電容負(fù)載CL：當(dāng)V0由0→1跳變時(shí)：VCC→RC→CL充電，時(shí)間常數(shù)大，V0上升慢

影響開關(guān)速度。（RC較大）當(dāng)V0由1→0跳變時(shí)：CL→BJT→放電此電路簡(jiǎn)單，速度慢。12/11/20221電氣工程學(xué)院蘇士美§2.4TTL邏輯門電路（晶體管—晶體管門電路，雙極二、TTL反相器：

1、電路組成及符號(hào)：

12/11/20222電氣工程學(xué)院蘇士美二、TTL反相器：1、電路組成及符號(hào)：12/10/2022、工作原理：各β=20

（1）輸入為高電平“1”，Vi=3.6V設(shè)T1的Je正偏導(dǎo)通，則VB1=4.3V；而T1的Jc、T2的Je、T3的Je正偏，共需0.7+0.7+0.7=2.1V的VB1；∴T1的Je正偏導(dǎo)通不成立。T1的Jc、T2的Je、T3的Je正偏使VB1鉗位VB1=2.1V對(duì)T1工作在倒置狀態(tài)，β=0.01對(duì)T2,T3：設(shè)飽和則VC2=0.7+0.2=0.9VV0=VCES3=0.2V，輸入為“1”；輸出為“0”。VB1=2.1VT1倒置T4止VB2=1.4VT2T3飽和VC2=0.9V12/11/20223電氣工程學(xué)院蘇士美2、工作原理：各β=20（1）輸入為高電平“1”，Vi=3（2）輸入為低電平“0”，Vi=0.2V輸入為低“0”，輸出為高“1”。VB1=0.9VT1飽和，VC1=0.4VT2T3止T4通12/11/20224電氣工程學(xué)院蘇士美（2）輸入為低電平“0”，Vi=0.2V輸入為低“0”，輸TTL集成反相器740474LS04外部引線和內(nèi)部邏輯圖管腳外形12/11/20225電氣工程學(xué)院蘇士美TTL集成反相器740474LS04外部引線和內(nèi)部邏輯圖管三、TTL反相器的電氣特性：1、電壓傳輸特性：12/11/20226電氣工程學(xué)院蘇士美三、TTL反相器的電氣特性：1、電壓傳輸特性：12/10/2相關(guān)參數(shù)：（1）輸入，輸出高低電壓VIH、VIL、VOH、VOL（2）關(guān)門電平VOFF：TTL反相器關(guān)閉，輸出為高，允許的最大低電平輸入電壓。

當(dāng)VI<VOFF時(shí)，相當(dāng)輸入邏輯“0”。（3）開門電平VON：TTL反相器開啟，輸出為低，允許的最小高電平輸入電壓。

當(dāng)VI>VON時(shí)，相當(dāng)輸入邏輯“1”。12/11/20227電氣工程學(xué)院蘇士美相關(guān)參數(shù)：12/10/20227電氣工程學(xué)院蘇士美2、輸入負(fù)載特性：Ri上的電壓與Ri的關(guān)系曲線。ROFF關(guān)門電阻：反相器關(guān)閉，輸出為1，輸入端所接電阻的最大值。當(dāng)RI<ROFF時(shí)，相當(dāng)輸入為0RON開門電阻：反相器開啟，輸出為0，輸入端所接電阻的最小值。當(dāng)RI>RON時(shí)，相當(dāng)輸入為1。

TTL門輸入懸空相當(dāng)接“1”。12/11/20228電氣工程學(xué)院蘇士美2、輸入負(fù)載特性：Ri上的電壓與Ri的關(guān)系曲線。ROFF關(guān)門3、帶負(fù)載特性：（輸出特性）灌電流負(fù)載：負(fù)載電流從外電路流入反相器。拉電流負(fù)載：負(fù)載電流從反相器流向外電路。灌電流負(fù)載驅(qū)動(dòng)同類門的個(gè)數(shù)：（1）灌電流工作情況：設(shè)反相器帶同類門負(fù)載，如圖：12/11/20229電氣工程學(xué)院蘇士美3、帶負(fù)載特性：（輸出特性）灌電流負(fù)載：負(fù)載電流從外電路流入（2）拉電流工作情況：驅(qū)動(dòng)門輸出為1，如圖：拉電流負(fù)載驅(qū)動(dòng)同類門的數(shù)目：12/11/202210電氣工程學(xué)院蘇士美（2）拉電流工作情況：拉電流負(fù)載驅(qū)動(dòng)同類門的數(shù)目：12/10四、TTL與非門電路：從TTL反相器，可改進(jìn)成TTL與非門，二者特性類同。如圖：T1采用多發(fā)射極三極管（二、三、四…）◆當(dāng)A、B、C輸入有“0”時(shí)，T2、T3止，T4通，輸出為“1”◆只有A、B、C輸入全“1”時(shí)，VB1=2.1V，T2、T3飽和，T4止，輸出為“0”。——與非邏輯關(guān)系TTL反相器的電氣特性，適用于TTL與非門各參數(shù)以手冊(cè)中給出的為準(zhǔn)。12/11/202211電氣工程學(xué)院蘇士美四、TTL與非門電路：從TTL反相器，可改進(jìn)成TTL與非門，TTL與非門電路74LS00外部引線和內(nèi)部邏輯圖管腳外形12/11/202212電氣工程學(xué)院蘇士美TTL與非門電路74LS00外部引線和內(nèi)部邏輯圖管腳外形1五、TTL與非門主要參數(shù)：1、輸入、輸出高低電平：（附錄C）2、噪聲容限：表門電路的抗干擾能力把反相器傳輸特性中輸入、輸出高低電壓制成下圖：VNH=VOH-VIH高電平噪聲容限VNL=VIL-VOL低電平噪聲容限噪聲容限大，電路的抗干擾力強(qiáng)。3、扇入、扇出數(shù)：（1）扇入數(shù)：取決于門電路的輸入端個(gè)數(shù)。一個(gè)三輸入端的與非門，扇入數(shù)Ni=3（2）扇出數(shù)：

No=[NOH,NOL]minNOH門輸出為1時(shí)，拉電流負(fù)載驅(qū)動(dòng)同類門的數(shù)目；NOL門輸出為0時(shí)，灌電流負(fù)載驅(qū)動(dòng)同類門的數(shù)目。一般TTL門：No≥10個(gè)12/11/202213電氣工程學(xué)院蘇士美五、TTL與非門主要參數(shù)：1、輸入、輸出高低電平：VNH=V4、平均傳輸延遲時(shí)間tpd：如圖：tPLH表門電路輸出由“0”→“1”經(jīng)過的時(shí)間。tPHL表門電路輸出由“1”→“0”經(jīng)過的時(shí)間。定義：5、功耗PD：TTL門電路功耗較大。6、延遲功耗積DP：理想門電路要求高速度，低功耗。

DP為一種綜合性的指標(biāo)：

DP=tpdPD(焦耳)

DP愈小，表是門電路的性能愈好。12/11/202214電氣工程學(xué)院蘇士美4、平均傳輸延遲時(shí)間tpd：tPLH表門電路輸出由“0”→“六、TTL其它常用門電路：1、TTL或非門、與或非門、異或門等：性能特點(diǎn)與TTL與非門類似。2、集電極開路與非門：（OC門）OpenCollector（1）線與的概念：將多個(gè)與非門的輸出端直接相連，實(shí)現(xiàn)各輸出端相與的邏輯功能?！€與

一般TTL與非門不能線與。如圖：12/11/202215電氣工程學(xué)院蘇士美六、TTL其它常用門電路：1、TTL或非門、與或非門、異或門（2）OC門可以線與：電路組成與符號(hào)：

應(yīng)用時(shí)，T3集電極外接一上拉電阻RP和電源。多個(gè)OC門線與（輸出并接），可共用一個(gè)上拉電阻和電源。12/11/202216電氣工程學(xué)院蘇士美（2）OC門可以線與：應(yīng)用時(shí)，T3集電極外接一上OC門可直接驅(qū)動(dòng)較大電流的負(fù)載，如指示燈、發(fā)光二極管、蜂鳴器等。例如：12/11/202217電氣工程學(xué)院蘇士美OC門可直接驅(qū)動(dòng)較大電流的負(fù)載，如指示燈、發(fā)光二極管、蜂鳴器上拉電阻RP的計(jì)算：▲當(dāng)所有OC門均截止，輸出為“1”：為保證負(fù)載門輸入為1則：12/11/202218電氣工程學(xué)院蘇士美上拉電阻RP的計(jì)算：▲當(dāng)所有OC門均截止，輸出為“1”：12▲當(dāng)OC門線與輸出為“0”時(shí)：

一個(gè)OC門通，導(dǎo)通門灌入的電流最大。為保證輸出為0，則：（看上圖紅線）RP的取值在RPmin<RP<RPmax間，考慮開關(guān)速度，取RP接近RPmin值。12/11/202219電氣工程學(xué)院蘇士美▲當(dāng)OC門線與輸出為“0”時(shí)：RP的取值在RPmin<RP<3、三態(tài)與非門（TSL門）：TristateLogic一般門：輸出有0和1兩個(gè)狀態(tài)；三態(tài)門：輸出除0、1兩個(gè)狀態(tài)外，

還有第三態(tài)：高阻態(tài)（禁止態(tài)）。（1）簡(jiǎn)單電路構(gòu)成及符號(hào)：A、B信號(hào)輸入端CS片選輸入信號(hào)（使能端、允許端）五版：EN12/11/202220電氣工程學(xué)院蘇士美3、三態(tài)與非門（TSL門）：一般門：輸出有0和1兩個(gè)狀態(tài)；（（2）工作情況：CS=1時(shí)：D止，電路同一般TTL與非門CS=0時(shí)：D通T2、T3、T4均截止，輸出端開路（懸空）既不是“1”，亦不是“0”——高阻態(tài)（禁止態(tài)）（第三態(tài)）。12/11/202221電氣工程學(xué)院蘇士美（2）工作情況：CS=1時(shí)：D止，電路同一般TTL與非門CS（3）真值表：

CS=1有效：（使能端高電平有效）CS=1TSL在工作狀態(tài)CSABL10011011110111100××高阻CS=0有效：（使能端低電平有效）符號(hào)及真值表：五版：EN有效電平的概念：所謂低電平有效：是指當(dāng)信號(hào)為低電平時(shí)電路完成規(guī)定的操作；而高電平有效是指：當(dāng)信號(hào)為高電平時(shí)電路完成規(guī)定的操作。使能控制信號(hào)、集成芯片的輸入或輸出信號(hào)都有可能是高電平有效或是低電平有效。圖中EN上面的橫線表示該信號(hào)低電平有效。12/11/202222電氣工程學(xué)院蘇士美（3）真值表：CS=1有效：（使能端高電平有效）CSAB（4）應(yīng)用：

TSL門用在計(jì)算機(jī)系統(tǒng)信號(hào)的傳輸12/11/202223電氣工程學(xué)院蘇士美（4）應(yīng)用：12/10/202223電氣工程學(xué)院蘇士美七、抗飽和TTL電路：帶有SBD的BJT電路及符號(hào)：SBD由金屬Al—Si接觸形成，與一般D比有以下特點(diǎn)：◆有單向?qū)щ娦浴糸撝惦妷狠^低0.4—0.5V◆導(dǎo)電由多數(shù)載流子完成，幾乎無電荷存儲(chǔ)SBDTTL電路（簡(jiǎn)稱STTL）提高開關(guān)速度的原因：一般TTLtpd：幾十納秒一般STTLtpd：可降至幾個(gè)納秒12/11/202224電氣工程學(xué)院蘇士美七、抗飽和TTL電路：帶有SBD的BJT電路及符號(hào)：SBD由STTL的電壓傳輸特性較為理想：TTL集成邏輯門電路系列1．74系列——為TTL集成電路的早期產(chǎn)品，屬中速TTL器件。2．74L系列——為低功耗TTL系列，又稱LTTL系列。3．74H系列——為高速TTL系列。4．74S系列——為肖特基TTL系列，進(jìn)一步提高了速度。5．74LS系列——為低功耗肖特基系列。6．74AS系列——為先進(jìn)肖特基系列，它是74S系列的后繼產(chǎn)品。7．74ALS系列——為先進(jìn)低功耗肖特基系列，是74LS系列的后繼產(chǎn)品。12/11/202225電氣工程學(xué)院蘇士美STTL的電壓傳輸特性較為理想：TTL集成邏輯門電路系列12例1：TTL電路，寫輸出表達(dá)式12/11/202226電氣工程學(xué)院蘇士美例1：TTL電路，寫輸出表達(dá)式12/10/202226電氣工例題2：求LSTTL門驅(qū)動(dòng)基本TTL門的扇出數(shù)從附錄C知12/11/202227電氣工程學(xué)院蘇士美例題2：求LSTTL門驅(qū)動(dòng)基本TTL門的扇出數(shù)從附錄C知1本節(jié)重點(diǎn)：TTL邏輯門的電氣特性（外特性）TTL門的主要技術(shù)參數(shù)各種TTL門、OC、TSL門的功能、符號(hào)、應(yīng)用TTL門電路的內(nèi)部構(gòu)成，工作原理了解。12/11/202228電氣工程學(xué)院蘇士美本節(jié)重點(diǎn)：TTL邏輯門的電氣特性（外特性）12/10/20212/11/202229電氣工程學(xué)院蘇士美12/10/202229電氣工程學(xué)院蘇士美作業(yè)2、4、2（概念）【五版:3.2.2】2、4、4（驅(qū)動(dòng)帶負(fù)載）【五版:3.2.3】2、4、5（OC門應(yīng)用電路）【五版:3.1.7】2、4、7（TSL應(yīng)用）【五版:3.1.9】12/11/202230電氣工程學(xué)院蘇士美作業(yè)12/10/202230電氣工程學(xué)院蘇士美24+TTL邏輯門電路課件24+TTL邏輯門電路課件§2.4TTL邏輯門電路（晶體管—晶體管門電路，雙極型門電路）Transistor-TransistorLogic一、基本BJT反相器的動(dòng)態(tài)特性：如圖：基本BJT反相器若帶電容負(fù)載CL：當(dāng)V0由0→1跳變時(shí)：VCC→RC→CL充電，時(shí)間常數(shù)大，V0上升慢

影響開關(guān)速度。（RC較大）當(dāng)V0由1→0跳變時(shí)：CL→BJT→放電此電路簡(jiǎn)單，速度慢。12/11/202233電氣工程學(xué)院蘇士美§2.4TTL邏輯門電路（晶體管—晶體管門電路，雙極二、TTL反相器：

1、電路組成及符號(hào)：

12/11/202234電氣工程學(xué)院蘇士美二、TTL反相器：1、電路組成及符號(hào)：12/10/2022、工作原理：各β=20

（1）輸入為高電平“1”，Vi=3.6V設(shè)T1的Je正偏導(dǎo)通，則VB1=4.3V；而T1的Jc、T2的Je、T3的Je正偏，共需0.7+0.7+0.7=2.1V的VB1；∴T1的Je正偏導(dǎo)通不成立。T1的Jc、T2的Je、T3的Je正偏使VB1鉗位VB1=2.1V對(duì)T1工作在倒置狀態(tài)，β=0.01對(duì)T2,T3：設(shè)飽和則VC2=0.7+0.2=0.9VV0=VCES3=0.2V，輸入為“1”；輸出為“0”。VB1=2.1VT1倒置T4止VB2=1.4VT2T3飽和VC2=0.9V12/11/202235電氣工程學(xué)院蘇士美2、工作原理：各β=20（1）輸入為高電平“1”，Vi=3（2）輸入為低電平“0”，Vi=0.2V輸入為低“0”，輸出為高“1”。VB1=0.9VT1飽和，VC1=0.4VT2T3止T4通12/11/202236電氣工程學(xué)院蘇士美（2）輸入為低電平“0”，Vi=0.2V輸入為低“0”，輸TTL集成反相器740474LS04外部引線和內(nèi)部邏輯圖管腳外形12/11/202237電氣工程學(xué)院蘇士美TTL集成反相器740474LS04外部引線和內(nèi)部邏輯圖管三、TTL反相器的電氣特性：1、電壓傳輸特性：12/11/202238電氣工程學(xué)院蘇士美三、TTL反相器的電氣特性：1、電壓傳輸特性：12/10/2相關(guān)參數(shù)：（1）輸入，輸出高低電壓VIH、VIL、VOH、VOL（2）關(guān)門電平VOFF：TTL反相器關(guān)閉，輸出為高，允許的最大低電平輸入電壓。

當(dāng)VI<VOFF時(shí)，相當(dāng)輸入邏輯“0”。（3）開門電平VON：TTL反相器開啟，輸出為低，允許的最小高電平輸入電壓。

當(dāng)VI>VON時(shí)，相當(dāng)輸入邏輯“1”。12/11/202239電氣工程學(xué)院蘇士美相關(guān)參數(shù)：12/10/20227電氣工程學(xué)院蘇士美2、輸入負(fù)載特性：Ri上的電壓與Ri的關(guān)系曲線。ROFF關(guān)門電阻：反相器關(guān)閉，輸出為1，輸入端所接電阻的最大值。當(dāng)RI<ROFF時(shí)，相當(dāng)輸入為0RON開門電阻：反相器開啟，輸出為0，輸入端所接電阻的最小值。當(dāng)RI>RON時(shí)，相當(dāng)輸入為1。

TTL門輸入懸空相當(dāng)接“1”。12/11/202240電氣工程學(xué)院蘇士美2、輸入負(fù)載特性：Ri上的電壓與Ri的關(guān)系曲線。ROFF關(guān)門3、帶負(fù)載特性：（輸出特性）灌電流負(fù)載：負(fù)載電流從外電路流入反相器。拉電流負(fù)載：負(fù)載電流從反相器流向外電路。灌電流負(fù)載驅(qū)動(dòng)同類門的個(gè)數(shù)：（1）灌電流工作情況：設(shè)反相器帶同類門負(fù)載，如圖：12/11/202241電氣工程學(xué)院蘇士美3、帶負(fù)載特性：（輸出特性）灌電流負(fù)載：負(fù)載電流從外電路流入（2）拉電流工作情況：驅(qū)動(dòng)門輸出為1，如圖：拉電流負(fù)載驅(qū)動(dòng)同類門的數(shù)目：12/11/202242電氣工程學(xué)院蘇士美（2）拉電流工作情況：拉電流負(fù)載驅(qū)動(dòng)同類門的數(shù)目：12/10四、TTL與非門電路：從TTL反相器，可改進(jìn)成TTL與非門，二者特性類同。如圖：T1采用多發(fā)射極三極管（二、三、四…）◆當(dāng)A、B、C輸入有“0”時(shí)，T2、T3止，T4通，輸出為“1”◆只有A、B、C輸入全“1”時(shí)，VB1=2.1V，T2、T3飽和，T4止，輸出為“0”?！c非邏輯關(guān)系TTL反相器的電氣特性，適用于TTL與非門各參數(shù)以手冊(cè)中給出的為準(zhǔn)。12/11/202243電氣工程學(xué)院蘇士美四、TTL與非門電路：從TTL反相器，可改進(jìn)成TTL與非門，TTL與非門電路74LS00外部引線和內(nèi)部邏輯圖管腳外形12/11/202244電氣工程學(xué)院蘇士美TTL與非門電路74LS00外部引線和內(nèi)部邏輯圖管腳外形1五、TTL與非門主要參數(shù)：1、輸入、輸出高低電平：（附錄C）2、噪聲容限：表門電路的抗干擾能力把反相器傳輸特性中輸入、輸出高低電壓制成下圖：VNH=VOH-VIH高電平噪聲容限VNL=VIL-VOL低電平噪聲容限噪聲容限大，電路的抗干擾力強(qiáng)。3、扇入、扇出數(shù)：（1）扇入數(shù)：取決于門電路的輸入端個(gè)數(shù)。一個(gè)三輸入端的與非門，扇入數(shù)Ni=3（2）扇出數(shù)：

No=[NOH,NOL]minNOH門輸出為1時(shí)，拉電流負(fù)載驅(qū)動(dòng)同類門的數(shù)目；NOL門輸出為0時(shí)，灌電流負(fù)載驅(qū)動(dòng)同類門的數(shù)目。一般TTL門：No≥10個(gè)12/11/202245電氣工程學(xué)院蘇士美五、TTL與非門主要參數(shù)：1、輸入、輸出高低電平：VNH=V4、平均傳輸延遲時(shí)間tpd：如圖：tPLH表門電路輸出由“0”→“1”經(jīng)過的時(shí)間。tPHL表門電路輸出由“1”→“0”經(jīng)過的時(shí)間。定義：5、功耗PD：TTL門電路功耗較大。6、延遲功耗積DP：理想門電路要求高速度，低功耗。

DP為一種綜合性的指標(biāo)：

DP=tpdPD(焦耳)

DP愈小，表是門電路的性能愈好。12/11/202246電氣工程學(xué)院蘇士美4、平均傳輸延遲時(shí)間tpd：tPLH表門電路輸出由“0”→“六、TTL其它常用門電路：1、TTL或非門、與或非門、異或門等：性能特點(diǎn)與TTL與非門類似。2、集電極開路與非門：（OC門）OpenCollector（1）線與的概念：將多個(gè)與非門的輸出端直接相連，實(shí)現(xiàn)各輸出端相與的邏輯功能。——線與

一般TTL與非門不能線與。如圖：12/11/202247電氣工程學(xué)院蘇士美六、TTL其它常用門電路：1、TTL或非門、與或非門、異或門（2）OC門可以線與：電路組成與符號(hào)：

應(yīng)用時(shí)，T3集電極外接一上拉電阻RP和電源。多個(gè)OC門線與（輸出并接），可共用一個(gè)上拉電阻和電源。12/11/202248電氣工程學(xué)院蘇士美（2）OC門可以線與：應(yīng)用時(shí)，T3集電極外接一上OC門可直接驅(qū)動(dòng)較大電流的負(fù)載，如指示燈、發(fā)光二極管、蜂鳴器等。例如：12/11/202249電氣工程學(xué)院蘇士美OC門可直接驅(qū)動(dòng)較大電流的負(fù)載，如指示燈、發(fā)光二極管、蜂鳴器上拉電阻RP的計(jì)算：▲當(dāng)所有OC門均截止，輸出為“1”：為保證負(fù)載門輸入為1則：12/11/202250電氣工程學(xué)院蘇士美上拉電阻RP的計(jì)算：▲當(dāng)所有OC門均截止，輸出為“1”：12▲當(dāng)OC門線與輸出為“0”時(shí)：

一個(gè)OC門通，導(dǎo)通門灌入的電流最大。為保證輸出為0，則：（看上圖紅線）RP的取值在RPmin<RP<RPmax間，考慮開關(guān)速度，取RP接近RPmin值。12/11/202251電氣工程學(xué)院蘇士美▲當(dāng)OC門線與輸出為“0”時(shí)：RP的取值在RPmin<RP<3、三態(tài)與非門（TSL門）：TristateLogic一般門：輸出有0和1兩個(gè)狀態(tài)；三態(tài)門：輸出除0、1兩個(gè)狀態(tài)外，

還有第三態(tài)：高阻態(tài)（禁止態(tài)）。（1）簡(jiǎn)單電路構(gòu)成及符號(hào)：A、B信號(hào)輸入端CS片選輸入信號(hào)（使能端、允許端）五版：EN12/11/202252電氣工程學(xué)院蘇士美3、三態(tài)與非門（TSL門）：一般門：輸出有0和1兩個(gè)狀態(tài)；（（2）工作情況：CS=1時(shí)：D止，電路同一般TTL與非門CS=0時(shí)：D通T2、T3、T4均截止，輸出端開路（懸空）既不是“1”，亦不是“0”——高阻態(tài)（禁止態(tài)）（第三態(tài)）。12/11/202253電氣工程學(xué)院蘇士美（2）工作情況：CS=1時(shí)：D止，電路同一般TTL與非門CS（3）真值表：

CS=1有效：（使能端高電平有效）CS=1TSL在工作狀態(tài)CSABL10011011110111100××高阻CS=0有效：（使能端低電平有效）符號(hào)及真值表：五版：EN有效電平的概念：所謂低電平有效：是指當(dāng)信號(hào)為低電平時(shí)電路完成規(guī)定的操作；而高電平有效是指：當(dāng)信號(hào)為高電平時(shí)電路完成規(guī)定的操作。使能控制信號(hào)、集成芯片的輸入或輸出信號(hào)都有可能是高電平有效或是低電平有效。圖中EN上面的橫線表示該信號(hào)低電平有效。12/11/202254電氣工程學(xué)院蘇士美（3）真值表：CS=1有效：（使能端高電平有效）CSAB（4）應(yīng)用：

TSL門用在計(jì)算機(jī)系統(tǒng)信號(hào)的傳輸12/11/202255電氣工程學(xué)院蘇士美（4）應(yīng)用：12/10/